Title:
Hochfrequenzverzögerungsleitung
Kind Code:
A1


Abstract:

Gemäß einer Ausführungsform ist eine Hochfrequenzverzögerungsleitung beschrieben, die einen ersten Leiter (1101), der mehrere erste Induktivitäten (1103) umfasst, einen zweiten Leiter (1102), der mehrere zweite Induktivitäten (1104) umfasst, wobei jede der mehreren ersten Induktivitäten (1103) einer jeweiligen der mehreren zweiten Induktivitäten (1104) entspricht, und mehrere Induktivitätspaare (1105), wobei jedes Induktivitätspaar (1105) eine erste Induktivität (1106) und die entsprechende zweite Induktivität (1107) umfasst, umfasst. Für jedes der mehreren Induktivitätspaare (1105) sind die erste Induktivität (1106) und die entsprechende zweite Induktivität (1107) so angeordnet, dass eine Induktivitätsfläche der ersten Induktivität (1106) mit einer Induktivitätsfläche der entsprechenden zweiten Induktivität (1107) überlappt. embedded image




Inventors:
Caruso, Michele (Villach, AT)
Bevilacqua, Andrea (Padova, IT)
Application Number:
DE102018100453A
Publication Date:
07/12/2018
Filing Date:
01/10/2018
Assignee:
Infineon Technologies AG, 85579 (DE)
Universitá di Padova Dipartimento di Ingegneria dell'lnformazione (DEI) (Padova, IT)
International Classes:



Attorney, Agent or Firm:
Viering, Jentschura & Partner mbB Patent- und Rechtsanwälte, 01099, Dresden, DE
Claims:
Hochfrequenzverzögerungsleitung (1100), die Folgendes umfasst:
einen ersten Leiter (1101), der mehrere erste Induktivitäten (1103) umfasst;
einen zweiten Leiter (1102), der mehrere zweite Induktivitäten umfasst, wobei jede der mehreren ersten Induktivitäten (1103) einer jeweiligen der mehreren zweiten Induktivitäten (1104) entspricht;
mehrere Induktivitätspaare (1105), wobei jedes Induktivitätspaar (1105) eine erste Induktivität (1106) und die entsprechende zweite Induktivität (1107) umfasst;
wobei für jedes der mehreren Induktivitätspaare (1105) die erste Induktivität (1106) und die entsprechende zweite Induktivität (1107) so angeordnet sind, dass eine Induktivitätsfläche der ersten Induktivität (1106) mit einer Induktivitätsfläche der entsprechenden zweiten Induktivität (1107) überlappt.

Hochfrequenzverzögerungsleitung (1100) nach Anspruch 1, wobei die mehreren ersten Leiter (1101) eine erste serielle Verbindung von Induktivitäten (1103) bilden und die mehreren zweiten Leiter (1102) eine zweite serielle Verbindung von Induktivitäten (1104) bilden.

Hochfrequenzverzögerungsleitung (1100) nach Anspruch 1 oder 2, die eine differentielle Verzögerungsleitung ist.

Hochfrequenzverzögerungsleitung (1100) nach einem der Ansprüche 1 bis 3, wobei der erste Leiter (1101) und der zweite Leiter (1102) Drähte oder Streifenleitungen sind.

Hochfrequenzverzögerungsleitung (1100) nach einem der Ansprüche 1 bis 4, wobei für jedes Induktivitätspaar (1105) ein Abschnitt einer Leitung, der die erste Induktivität (1106) bildet, mit einem Abschnitt einer Leitung, der die zweite Induktivität (1107) bildet, überlappt.

Hochfrequenzverzögerungsleitung (1100) nach einem der Ansprüche 1 bis 5, wobei der erste Leiter (1101) die ersten Induktivitäten (1106) bildet und der zweite Leiter (1102) die zweiten Induktivitäten (1107) bildet.

Hochfrequenzverzögerungsleitung (1100) nach einem der Ansprüche 1 bis 6, wobei für jedes der Induktivitätspaare (1105) die Induktivitätsfläche der ersten Induktivität (1106) mit der Induktivitätsfläche der entsprechenden zweiten Induktivität (1107) um wenigstens 20 %, z.B. um wenigstens 30 %, z.B. um wenigstens 40 %, z.B. um wenigstens 50 %, z.B. um wenigstens 60 %, z.B. um wenigstens 80 % oder z.B. um wenigstens 90 % überlappt.

Hochfrequenzverzögerungsleitung (1100) nach einem der Ansprüche 1 bis 7, die eine Millimeterwellenfunk- oder eine -Radarsignalverzögerungsleitung ist.

Hochfrequenzverzögerungsleitung (1100) nach einem der Ansprüche 1 bis 8, die mehrere Kondensatoren umfasst, die zwischen den ersten Leiter (1101) und den zweiten Leiter (1102) gekoppelt sind.

Hochfrequenzverzögerungsleitung (1100) nach Anspruch 9, wobei die Kondensatoren Varaktoren sind.

Hochfrequenzverzögerungsleitung (1100) nach Anspruch 10, wobei jeder Kondensator ein MOS-Varaktor, oder ein Bipolarvaraktor oder ein geschalteter Kondensator ist.

Hochfrequenzverzögerungsleitung (1100) nach einem der Ansprüche 9 bis 11, wobei die Kondensatoren analog oder digital anpassbar sind.

Hochfrequenzverzögerungsleitung (1100) nach einem der Ansprüche 9 bis 12, wobei jeder der mehreren Kondensatoren zwischen einen Knoten des ersten Leiters (1101), der zwischen zwei der ersten Induktivitäten (1106) liegt, und einen Knoten des zweiten Leiters (1102), der zwischen zwei der zweiten Induktivitäten (1107) liegt, gekoppelt ist.

Hochfrequenzverzögerungsleitung (1100) nach einem der Ansprüche 1 bis 13, wobei jedes Induktivitätspaar (1105) eine Transformatorzelle bildet.

Hochfrequenzverzögerungsleitung (1100) nach Anspruch 14, wobei für jedes Induktivitätspaar (1105) die erste Induktivität (1106) durch eine Spule des ersten Leiters (1101), die n+0,5 Windungen umfasst, gebildet ist und die zweite Induktivität (1107) durch eine Spule des zweiten Leiters (1102), die n+0,5 Windungen umfasst, gebildet ist, wobei n eine ganze Zahl ist.

Hochfrequenzverzögerungsleitung (1100) nach Anspruch 14, wobei für jedes Induktivitätspaar (1105) die erste Induktivität (1106) durch eine Spule des ersten Leiters (1101) gebildet ist und die zweite Induktivität (1107) durch eine Spule des zweiten Leiters (1102) gebildet ist, wobei die Spule des ersten Leiters (1101) und die Spule des zweiten Leiters (1102) identisch gebildet sind.

Hochfrequenzverzögerungsleitung (1100) nach einem der Ansprüche 14 bis 16, wobei für jedes Induktivitätspaar (1105) die erste Induktivität (1106) durch eine Spule des ersten Leiters (1101) gebildet ist und die zweite Induktivität (1107) durch eine Spule des zweiten Leiters (1102) gebildet ist, wobei die Spule des ersten Leiters (1101) und die Spule des zweiten Leiters (1102) durch dieselbe Metallschicht auf einem Chip gebildet sind.

Hochfrequenzverzögerungsleitung (1100) nach einem der Ansprüche 14 bis 17, wobei für jedes Induktivitätspaar (1105) die erste Induktivität (1106) durch eine Spule des ersten Leiters (1101) gebildet ist und die zweite Induktivität (1107) durch eine Spule des zweiten Leiters (1102) gebildet ist, wobei die Spule jeder Induktivität (1106, 1107) die Spule, die durch die jeweilige andere Induktivität (1106, 1107) gebildet ist, an einem oder mehreren Punkten, die in mittleren Abschnitten der Spule, die durch den ersten Leiter (1101) gebildet ist, oder der Spule, die durch den zweiten Leiter (1102) gebildet ist, angeordnet sind, unterquert, überquert oder beides.

Hochfrequenzverzögerungsleitung (1100) nach einem der Ansprüche 14 bis 18, wobei die Transformatorzelle einen oder mehrere MOS-Varaktoren umfasst, die zwischen den ersten Leiter (1101) und den zweiten Leiter (1102) gekoppelt sind.

Hochfrequenzverzögerungsleitung (1100) nach einem der Ansprüche 1 bis 19, wobei für jedes Induktivitätspaar (1105) der Kopplungsfaktor der ersten Induktivität (1106) und der zweiten Induktivität (1107) oberhalb von 0,20, oberhalb von 0,3 oder oberhalb von 0,5 liegt.

Verzögerungsleitungsanordnung, die eine Hochfrequenzverzögerungsleitung (1100) nach einem der Ansprüche 1 bis 20 umfasst, die ferner eine mit der Verzögerungsleitung (1100) gekoppelte Antenne umfasst.

Verzögerungsleitungsanordnung nach Anspruch 21, die ferner einen Verstärker umfasst, wobei die Verzögerungsleitung (1100) über den Verstärker mit der Antenne gekoppelt ist.

Verzögerungsleitungsanordnung nach Anspruch 21, die mehrere Hochfrequenzverzögerungsleitungen (1100) nach einem der Ansprüche 1 bis 20 umfasst.

Description:

Die vorliegende Erfindung betrifft Hochfrequenzverzögerungsleitungen.

Um den Durchsatz in zellularen Kommunikationssystemen zu erhöhen, wird die Verwendung von Millimeter(mm)-Welle-Signalen zur Funkübertragung in Erwägung gezogen. Da Millimeterwellensignale typischerweise anfälliger für Propagationsverluste als Funksignale mit längeren Wellenlängen sind, wird die Verwendung von Richtantennen, d. h. Strahlformung, in Erwägung gezogen, was jedoch mehrere Antennen und entsprechend mehrere Schaltkreise, die unterschiedliche Verzögerungen handhaben müssen, erfordert. Ansätze, die eine effiziente Implementierung solcher Schaltkreise ermöglichen, sind wünschenswert.

Gemäß einer Ausführungsform ist eine Hochfrequenzverzögerungsleitung bereitgestellt, die Folgendes umfasst: einen ersten Leiter, der mehrere erste Induktivitäten umfasst, einen zweiten Leiter, der mehrere zweite Induktivitäten umfasst, wobei jede der mehreren ersten Induktivitäten einer jeweiligen der mehreren zweiten Induktivitäten entspricht und mehrere Induktivitätspaare, wobei jedes Induktivitätspaar eine erste Induktivität und die entsprechende zweite Induktivität umfasst. Für jedes der mehreren Induktivitätspaare sind die erste Induktivität und die entsprechende zweite Induktivität so angeordnet, dass eine Induktivitätsfläche der ersten Induktivität mit einer Induktivitätsfläche der entsprechenden zweiten Induktivität überlappt.

In den Zeichnungen verweisen gleiche Bezugszeichen allgemein auf die gleichen Teile in den verschiedenen Ansichten. Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu, stattdessen wird allgemein Wert auf eine Veranschaulichung der Prinzipien der Erfindung gelegt. In der folgenden Beschreibung werden verschiedene Aspekte unter Bezugnahme auf die folgenden Zeichnungen beschrieben, in denen gilt:

  • 1 zeigt eine Kommunikationsanordnung.
  • 2 zeigt eine Antennenanordnung eines Empfängers in einem Strahlformungsszenario.
  • 3 zeigt eine Antennenanordnung für die Senderseite in einem Strahlformungsszenario.
  • 4 zeigt eine varaktorbeladene Übertragungsleitung, die es ermöglicht, eine anpassbare Verzögerung mittels Varaktoren zu implementieren.
  • 5 zeigt eine varaktorbeladene Konzentriertes-Element-Übertragungsleitung, die ein anderes Beispiel für eine Breitbandimplementierung veranschaulicht.
  • 6 zeigt eine varaktorbeladene Konzentriertes-Element-Übertragungsleitung, die ein effizienteres Beispiel für eine Breitbandechtzeitverzögerungsimplementierung veranschaulicht.
  • 7 zeigt ein Beispiel für eine Implementierung einer Verzögerungsleitung.
  • 8 zeigt ein anderes Beispiel für eine Implementierung einer Verzögerungsleitung.
  • 9 zeigt ein Implementierungsbeispiel einer Verzögerungsleitung auf einem Chip.
  • 10 zeigt eine Hochfrequenzverzögerungsleitung gemäß einer Ausführungsform.

Die folgende ausführliche Beschreibung bezieht sich auf die beigefügten Zeichnungen, die spezielle Einzelheiten und Aspekte dieser Offenbarung zur Veranschaulichung zeigen, in denen die Erfindung ausgeübt werden kann. Andere Aspekte können genutzt werden und strukturelle, logische und elektrische Änderungen können vorgenommen werden, ohne vom Schutzumfang der Erfindung abzuweichen. Die verschiedenen Aspekte dieser Offenbarung schließen sich nicht notwendigerweise gegenseitig aus, da manche Aspekte dieser Offenbarung mit einem oder mehreren anderen Aspekten dieser Offenbarung kombiniert werden können, um neue Aspekte zu bilden.

Kurze Wellenlängen, wie etwa jene von Millimeterwellen, ermöglichen die Erschaffung von stark richtenden Antennen geringer Größe mit hohem Gewinn mittels der in 1 veranschaulichten Strahlformung.

1 zeigt eine Kommunikationsanordnung 100.

Die Kommunikationsanordnung 100 beinhaltet einen Sender 101 und einen Empfänger.

Der Sender 101 beinhaltet eine Richtsendeantenne 103, die aus mehreren Antennen (Erregerelementen) gebildet ist, und der Empfänger 102 beinhaltet eine Richtempfangsantenne 104, die aus mehreren Antennen, mit anderen Worten einem Antennenarray, gebildet ist. Indem eine Zeitverzögerung zwischen den Antennen, die die Sendeantenne 103 bilden, eingestellt wird, kann der Sender 101 eine Strahlformung für ein Sendesignal durchführen, so dass der Antennengewinn stark von dem Winkel abhängt, unter dem der Sender gesehen wird (mit anderen Worten hängt die Signalstärke von dem Austrittswinkel aus dem Sender 101 ab). Bei diesem Beispiel ist der Gewinn für die Richtung einer Hauptkeule 105 (wie durch ihre Größe repräsentiert) sehr hoch, mittel für die Richtung von Nebenkeulen 106 und sehr klein für alle anderen Richtungen. Gleichermaßen kann der Empfänger 102 durch Einstellen einer Verzögerungsverschiebung zwischen den Antennen, die die Empfangsantenne 104 bilden, eine Strahlformung durchführen, um den Empfangsantennengewinn von dem Ankunftswinkel eines Signals abhängig zu machen.

Wie in 1 veranschaulicht, kommt die Wellenfront elektromagnetischer Wellen, die durch den Sender 101 an den Empfänger 102 gesendet werden, nicht parallel zu dem Antennenarray an, sondern unter einem gewissen Winkel, wie in 2 veranschaulicht ist.

2 zeigt eine Antennenanordnung 200 eines Empfängers in einem Strahlformungsszenario.

Die Antennenanordnung 200 umfasst mehrere Antennen 201, die ein Antennenarray bilden, die z. B. den Antennen entsprechen, die die Empfangsantenne 104 aus 1 bilden.

Eine Wellenfront 202 elektromagnetischer Wellen, die durch einen Sender (z. B. den Sender 101) gesendet wurden, kommt unter einem Winkel α zu dem Antennenarray an. Entsprechend kommt die Wellenfront 202 bei den Antennen 201 zu unterschiedlichen Zeiten an, bei dem Beispiel aus 2 kommt sie zuerst bei der obersten Antenne an und kommt zuletzt bei der untersten Antenne an.

Entsprechend wird ein Signal 203, das durch ein Funksignal, das die Wellenfront 203 umfasst, transportiert wird und durch die Antennen empfangen wird, durch die Antennen mit unterschiedlichen Verzögerungen ausgegeben, wie durch erste Zeitdiagramme 204 veranschaulicht ist. Jede Antenne liefert das empfangene Signal 203 an einen jeweiligen Verstärker 205, der das Signal 203 verstärkt und es über eine jeweilige Differentialübertragungsleitung 206 ausgibt.

Jede Übertragungsleitung 206 wird von einem anpassbaren Verzögerungselement 207 gefolgt, das die unterschiedlichen Verzögerungen in den unterschiedlichen Antennenpfaden kompensiert (z. B. für die unterschiedlichen Antennen), so dass das (verstärkte) Signal an dem Ausgang des Verzögerungselements 207 das gleiche Timing für jede Antenne aufweist, wie durch zweite Zeitdiagramme 208 veranschaulicht ist. Da die Verzögerungselemente 207 unterschiedliche Verluste aufweisen können, sind die Verstärker 205 auch dazu anpassbar, diese Verlustunterschiede zu kompensieren.

Die Verzögerungselemente 207 sind mit einem Addierer 209 gekoppelt, der dazu konfiguriert ist, die unterschiedlichen Versionen des Signals 203 zu einem Gesamtsignal 210 zu addieren, das durch die Antennenanordnung 200 an andere Komponenten zur weiteren Verarbeitung (z. B. Demodulation und Basisbandverarbeitung) geliefert wird.

Ein phasengesteuertes Arraysystem gewinnt im Zusammenhang von Radar und Kommunikation immer mehr Interesse. Zwei unterschiedliche Ansätze können verfolgt werden, um die Verzögerung zu ändern, die das Signal in den unterschiedlichen Arraypfaden erfährt, namentlich den Phasen- und den Zeitverzögerungsansatz, wobei die Zeitverzögerung vielseitiger ist und auf ein Breitbandszenario anwendbar ist.

Die gesamte relative Verzögerung ist eine Funktion der Anzahl n an Antennen 201 in dem Array, des Abstands d zwischen ihnen (auch als Antennenrasterabstand bezeichnet, typischerweise die Hälfte der Wellenlänge) und des Lenkwinkels α. Als ein Beispiel wird für ein lineares Array mit n = 8, d = 15 mm (was 10 GHz entspricht) und einem Lenkwinkel von +60 Grad eine Gesamtverzögerung von ~300 ps zur Kompensation der unterschiedlichen Verzögerungen benötigt, die in einem integrierten Schaltkreis schwer zu implementieren ist. Diese Zahl wird noch größer, wenn ein mehrdimensionales Array betrachtet wird.

3 zeigt eine Antennenanordnung 300 für die Senderseite.

Wie auf der in 2 veranschaulichten Empfängerseite umfasst die Antennenanordnung 300 Übertragungsleitungen 301, die mit Antennen 302 verbunden sind, die ein Antennenarray bilden. Eine Signalquelle 303 speist die anpassbaren Verzögerungselemente 304, um zu erzielen, dass eine Wellenfront 305 unter einem bestimmten Winkel von dem Antennenarray gesendet wird. Ein variabler Verstärker kann hilfreich sind, um unterschiedliche Verluste anzupassen und die gewünschte Nebenkeulenunterdrückung zu erreichen.

4 zeigt eine varaktorbeladene Übertragungsleitung 400, die es ermöglicht, eine anpassbare Verzögerung (Echtzeitverzögerung (TTD: True Time Delay)) mittels Varaktoren 403 zu implementieren.

Die Verzögerungsleitung umfasst einen ersten Leiter 401 und einen zweiten Leiter 402 (mit einer charakteristischen Impedanz Z0) und die Varaktoren 403 sind zwischen dem ersten Leiter 401 und dem zweiten Leiter 402 verbunden.

Aufgrund ihrer verteilten Natur, führt die Implementierung der Verzögerungsleitung 400 typischerweise dazu, dass sie recht groß und verlustbehaftet ist. Um die Einfügedämpfung zu verbessern und die belegte Fläche zu reduzieren, kann eine konzentrierte Version der Übertragungsleitung verwendet werden, wie in 5 gezeigt ist.

5 zeigt eine Verzögerungsleitung 500, die ein anderes Beispiel für eine Breitband-TTD-Implementierung veranschaulicht.

Die Verzögerungsleitung 500 umfasst einen ersten Leiter 501 und einen zweiten Leiter 502 und Varaktoren 503, die zwischen dem ersten Leiter 501 und dem zweiten Leiter 502 gekoppelt sind. Im Gegensatz zu der Verzögerungsleitung 400 sind Induktivitäten 504 in den Leitern 501, 502 bereitgestellt, wobei eine Induktivität 504 jedes Leiters 501, 502 und die zwei Varaktoren 503, die rechts und links von den Induktivitäten 504 angeordnet sind, eine LC-Zelle 505 bilden.

Selbst in diesem Fall erfordert eine vollständig differentielle Implementierung jedoch zwei alleinstehende Induktivitäten 504 für jede Zelle 505, was es schwierig macht, große variable On-Chip-Verzögerungen zu realisieren. Eine aktive gm-RC-Lösung kann auch implementiert werden, die jedoch darunter leidet, dass sie einen großen Leistungsverbrauch und eine relativ geringe Linearität besitzt. Eine andere Alternative besteht darin, eine Phasenverschiebung anstelle einer Zeitverzögerungsverschiebung zu realisieren. Diese Lösung führt jedoch zu einem großen Leistungsfähigkeitsnachteil und einer Systembegrenzung.

Im Folgenden ist ein Ansatz beschrieben, gemäß dem ein Transformator (oder gekoppelte Induktivitäten) verwendet werden, um die zwei Induktivitäten jeder Zelle zu realisieren. Dies ist in 6 veranschaulicht.

6 zeigt eine Verzögerungsleitung 600, die ein anderes Beispiel für eine Breitband-TTD-Implementierung veranschaulicht.

Die Verzögerungsleitung 600 umfasst einen ersten Leiter 601 und einen zweiten Leiter 602 und Varaktoren 603, die zwischen dem ersten Leiter 601 und dem zweiten Leiter 602 gekoppelt sind. Ferner sind Induktivitäten 604 in den Leitern 601, 602 bereitgestellt, wobei eine Induktivität 604 jedes Leiters 601, 602 und die zwei Varaktoren 603, die rechts und links von den Induktivitäten 604 angeordnet sind, eine LC-Zelle 605 bilden. Im Gegensatz zu dem Beispiel aus 5 sind die Induktivitäten 604 einer LC-Zelle 605 (stark) magnetisch mit einem Kopplungsfaktor k gekoppelt, indem sie überlappende Induktivitätsflächen aufweisen (indem sie z. B. aufeinander gestapelt werden).

Dementsprechend ist der Differentialmodusinduktivitätswert für jeden Leiter L*(1+k), wobei L der Induktivitätswert einer Induktivität 604 ist, was bedeutet, dass jede Induktivität (z. B. eine Spule) kleiner als in der Implementierung aus 5 sein könnte, was eine Flächeneinsparung ermöglicht. Jede Zelle 605 kann als einen Transformator bildend gesehen werden, der einen Satz von vollständig oder teilweise überlappenden Induktivitäten umfasst. Sie ist intrinsisch kleiner als ein Satz aus zwei unabhängigen Leitern, was wieder eine Flächeneinsparung ermöglicht.

Des Weiteren ermöglicht der transformatorbasierte Ansatz aus Figur 6 für den gleichen Gütefaktor für die Spulen eine Verbesserung der Einfügedämpfung (mit Bezug auf den Ansatz aus 4 und 5) aufgrund der in dem Transformator gespeicherten gemeinsamen Energie, was zu einer besseren Leistungsfähigkeit führt.

7 zeigt ein Beispiel für eine Implementierung einer Echtzeitverzögerung 700 (z. B. in BiCMOS-Technologie).

Die Verzögerungsleitung 700 umfasst eine Kaskade aus einigen Zellen 703, die jeweils einen ersten Leiter 701 und einen zweiten Leiter 702 und eine Induktivität 704 umfassen, wobei die Leiter 704 magnetisch gekoppelt sind, so dass sie einen Transformator bilden. Auf jeder Seite der Induktivitäten 704 gibt es einen MOS-Varaktor 705, der es ermöglicht, eine variable Verzögerung der Zellen 703 zu implementieren. Die Größe des Transformators zusammen mit der maximalen Kapazität der Varaktoren 705 legt sowohl die maximale Zeitverzögerung als auch die charakteristische Impedanz der Zellen fest. Die Varaktoren 705 sind bei diesem Beispiel in eine Anzahl aus i parallelen Scheiben geteilt, wobei jede Scheibe 706 zwei MOS-Varaktoren 707 umfasst, die mit ihren Sources und Drains miteinander verbunden sind und von denen einer mit seinem Gate-Anschluss mit dem ersten Leiter 701 verbunden ist und der andere mit seinem Gate-Anschluss mit dem zweiten Leiter 702 verbunden ist. Die MOS-Varaktoren 707 sind auf eine digitale Art verbunden, um eine stark nichtlineare C-V-Charakteristik zu vermeiden. Zum Beispiel wird jeder MOS-Varaktor 707 einer Zelle 703 durch ein unterschiedliches digitales Bit gesteuert, das direkt mit dem/der Drain/Source der MOSFET-Struktur, die den MOS-Varaktor 707 implementiert, verbunden ist.

Dies ermöglicht es des Weiteren, die Verzögerungsauflösung der Zellen 703 zu erhöhen. Die gesamte variable Verzögerung der Struktur ist n*Tc, wobei n die Anzahl kaskadierter Zellen 703 ist und Tc die variable Verzögerung ist, die durch eine einzige Zelle 703 geboten wird.

8 zeigt ein anderes Beispiel für eine Implementierung einer Echtzeitverzögerung 800.

Ähnlich der Verzögerungsleitung 700 umfasst die Verzögerungsleitung 800 eine Kaskade aus einigen Zellen 803, die jeweils einen ersten Leiter 801 und einen zweiten Leiter 802 und eine Induktivität 804 umfassen, wobei die Leiter 804 magnetisch gekoppelt sind.

Bei diesem Beispiel ist jede Zelle 803 eine Kombination einer LC-Leiterzelle und eines Allpass-Netzes, d. h., ist eine Hybridzelle. Speziell umfasst jede Zelle 803 einen ersten Varaktor 805 und einen zweiten Varaktor 806, die zwischen den Leitern 801, 802 auf der linken Seite bzw. der rechten Seite der Induktivitäten 804 gekoppelt sind.

Ferner umfasst jede Zelle 803 einen dritten Varaktor 807, der zwischen der linken Seite (d. h. der Eingangsseite) der Induktivität 804 des ersten Leiters 801 und der rechten Seite (d. h. der Ausgangsseite) der Induktivität 804 des zweiten Leiters 802 gekoppelt ist, und einen vierten Varaktor 808, der zwischen der rechten Seite der Induktivität 804 des ersten Leiters 801 und der linken Seite der Induktivität 804 des zweiten Leiters 802 gekoppelt ist.

9 zeigt ein Implementierungsbeispiel einer Verzögerungsleitung 900 auf einem Chip.

Die Verzögerungsleitung umfasst einen ersten (linken) Leiter 901 und einen zweiten (rechten) Leiter 902, die als Streifenleitungen oder Metallbahnen gebildet sind. Der erste Leiter 901 ist so gebildet, dass er erste Induktivitäten 903 bildet, und der zweite Leiter 902 ist so gebildet, dass er zweite Induktivitäten 904 bildet, wobei die ersten Induktivitäten 903 Induktivitätspaare mit den zweiten Induktivitäten 904 bilden, so dass die Induktivitätsfläche der ersten Induktivität 903 eines Paares mit der zweiten Induktivität 904 eines Paares überlappt. Das Überlappen der Induktivitätsflächen wird durch eine Überschneidung (d. h. eine partielle Überlappung) der Leiter 901, 902 erreicht, d. h., es gibt Gebiete, in denen sich ein Leiter 901, 902 oberhalb des anderen Leiters 901, 902 befindet, um die Induktivitätsspulen zu bilden. Zum Beispiel sind die Spulen in diesen Gebieten durch unterschiedliche Metallschichten gebildet. In anderen Gebieten, in denen sich die Leiter 901, 902 nicht übereinander befinden, können sie in derselben Metallschicht (z. B. auf parallele Art auf dem Chip) angeordnet sein. Alternativ dazu könnten die Induktivitäten 903, 904 auch aufeinander gestapelt sein.

Varaktoren können direkt zwischen zwei aufeinanderfolgenden Transformatoren unterhalb ihrer Verbindung platziert werden (und können daher in 9 nicht gesehen werden).

Dementsprechend kann jedes Induktivitätspaar als einen Transformator bildend gesehen werden, d. h., die Verzögerungsleitung kann so gesehen werden, dass sie als eine Sequenz von Transformatoren implementiert ist.

Die Verzögerungsleitung 900 ermöglicht mit einer Größe, die geringfügig größer als 350 µm × 250 µm ist, dass eine 15-ps-Verzögerung erreicht wird.

10 zeigt ein Beispiel für eine Implementierung eines Transformators 1000 in einer Verzögerungsleitung eines Chips.

Der Transformator 1000 ist durch einen ersten Leiter 1001 (oberer Leiter in 10), der eine Spule mit 1,5 Windungen zwischen einer Innenseite 1003 und einer Außenseite 1004 des Transformators bildet, und einen zweiten Leiter 1002 (unterer Leiter in 10), der ebenfalls eine Spule mit 1,5 Windungen zwischen der Eingangsseite 1003 und der Ausgangsseite 1004 bildet, implementiert. Die Fläche, die durch die durch den ersten Leiter 1001 gebildete Spule eingeschlossen wird, und die Fläche, die durch die durch den zweiten Leiter 1002 gebildete Spule eingeschlossen wird, überlappen. Es sollte angemerkt werden, dass die Flächen nur teilweise überlappen. Eine vollständige Induktivitätsüberlappung ist möglich, erfordert aber, dass die zwei Spulen durch unterschiedliche Metallschichten, d. h. nicht die identische Metallschicht, gebildet werden. Die zwei Induktivitäten können durch das beste Metall gebildet werden, das in der jeweiligen Technologie enthalten ist. Wie gesehen werden kann, gibt es eine erste Unterquerung 1005 (des zweiten Leiters 1002) und eine zweite Unterquerung 1006 (des ersten Leiters 1001). Dies ermöglicht, dass die zwei Induktivitäten identisch gebildet werden. Alternativ dazu können Überquerungen verwendet werden. Die erste Überquerung 1005 und die zweite Unterquerung 1006 sind nicht an dem Ende der jeweiligen Spule, sondern in einem mittleren Abschnitt angeordnet. Dies ermöglicht es, eine größere letzte Windung aufzuweisen, das heißt, dass das letzte Stück aus Metall auch dafür verantwortlich ist, den Gesamtinduktivitätswert zu erhöhen und nicht nur den resistiven Teil.

Sowohl auf der Eingangsseite 1003 als auch auf der Ausgangsseite 1004 sind Varaktorstrukturen 1007 (z. B. einschließlich mehrerer MOS-Varaktoren, wie oben beschrieben) zwischen den ersten Leiter 1001 und den zweiten Leiter 1002 gekoppelt.

Die Leiter 1001, 1002 können auch Spulen mit mehr Windungen bilden, z. B. n+0,5 Windungen, wobei n eine ganze Zahl ist. Dies ermöglicht eine einfache Zwischenverbindung der Varaktoren und eine einfache Zelle-zu-Zelle-Zwischenverbindung.

Zusammengefasst ist gemäß verschiedener Ausführungsformen eine Hochfrequenzverzögerungsleitung wie in 11 veranschaulicht bereitgestellt.

11 zeigt eine Hochfrequenzverzögerungsleitung 1100 gemäß einer Ausführungsform.

Die Hochfrequenzverzögerungsleitung 1100 umfasst einen ersten Leiter 1101, der mehrere erste Induktivitäten 1103 umfasst, einen zweiten Leiter 1102, der mehrere zweite Induktivitäten 1104 umfasst, wobei jede der mehreren ersten Induktivitäten einer jeweiligen der mehreren zweiten Induktivitäten entspricht, mehrere Induktivitätspaare 1105, wobei jedes Induktivitätspaar 1105 eine erste Induktivität 1103 und die entsprechende zweite Induktivität 1104 umfasst.

Für jedes der mehreren Induktivitätspaare sind die erste Induktivität 1103 und die entsprechende zweite Induktivität 1104 so angeordnet, dass eine Induktivitätsfläche der ersten Induktivität 1106 mit einer Induktivitätsfläche der entsprechenden zweiten Induktivität 1107 überlappt.

Mit anderen Worten sind gemäß verschiedenen Ausführungsformen mehrere Transformatoren in einer Verzögerungsleitung bereitgestellt, um eine vollständig differentielle Echtzeitverzögerung bereitzustellen, wodurch eine Implementierung mit einer kleinen belegten Fläche und einer geringen Einfügedämpfung ermöglicht wird. Jeder Transformator ist durch zwei magnetisch gekoppelte Induktivitäten realisiert, deren starke magnetische Kopplung erzielt wird, indem sie so angeordnet werden, dass sie überlappende Induktivitätsflächen aufweisen, wobei die Induktivitätsfläche (oder Spulenfläche) einer Induktivität als die Fläche verstanden wird, die durch die Induktivitätsspule eingeschlossen wird. Das Überlappen von Induktivitätsflächen bedeutet, dass wenigstens ein Teil der Magnetfeldlinien (wie in 11 veranschaulicht), die innerhalb einer der magnetisch gekoppelten Induktivitäten verlaufen, auch innerhalb der anderen der magnetisch gekoppelten Induktivitäten verlaufen.

Je höher der Kopplungsfaktor ist, desto besser ist die Leistungsfähigkeit. Daher hängt sie auch von dem Transformatorlayout ab: um höhere Frequenzen zu erreichen, muss der Transformator klein sein, und daher könnte auch die Kopplung zwischen primär und sekundär nicht so hoch sein. Als ein Beispiel kann für eine 10-GHz-Anwendung ein Transformator mit einem Kopplungsfaktor von z. B. etwa 0,5 verwendet werden. Für eine 30-GHz-Anwendung kann ein Kopplungsfaktor von zum Beispiel etwa 0,3 verwendet werden.

Es sollte angemerkt werden, dass eine Verzögerungsleitung, wie in 11 veranschaulicht, nicht auf eine bestimmte Technologie beschränkt ist, sondern zum Beispiel in CMOS- (Complementary Metal Oxid Semiconductor - Komplementärer Metall-Oxid-Halbleiter), Bipolar-, BiCMOS-, SOI- (Silicon On Insulator - Silicium auf Isolator) und anderen Technologien implementiert werden kann. Ferner ist der Ansatz aus 6 nicht auf irgendeine Größe oder Topologie oder Form des Transformators beschränkt.

Die Verzögerungsleitung, wie in 11 veranschaulicht, kann zum Beispiel in Radaranwendungen oder zur Kommunikation, z. B. in Kommunikationsnetzen, bei unterschiedlicher Frequenz, z. B. bei 10 GHz oder im Millimeterwellenspektrum, z. B. bei 30 GHz, verwendet werden.

Verschiedene Beispiele sind im Folgenden beschrieben:

Beispiel 1 ist eine Hochfrequenzverzögerungsleitung, wie in 11 veranschaulicht.

Beispiel 2 ist die Hochfrequenzverzögerungsleitung aus Beispiel 1, wobei die mehreren ersten Leiter eine erste serielle Verbindung von Induktivitäten bilden und die mehreren zweiten Leiter eine zweite serielle Verbindung von Induktivitäten bilden.

Beispiel 3 ist die Hochfrequenzverzögerungsleitung aus Beispiel 1 oder 2, die eine differentielle Verzögerungsleitung ist.

Beispiel 4 ist die Hochfrequenzverzögerungsleitung aus einem der Beispiele 1 bis 3, wobei der erste Leiter und der zweite Leiter Drähte oder Streifenleitungen sind.

Beispiel 5 ist die Hochfrequenzverzögerungsleitung aus einem der Beispiele 1 bis 4, wobei für jedes Leiterpaar ein Abschnitt einer Leitung, der die erste Induktivität bildet, mit einem Abschnitt einer Leitung, der die zweite Induktivität bildet, überlappt.

Beispiel 6 ist die Hochfrequenzverzögerungsleitung aus einem der Beispiele 1 bis 5, wobei der erste Leiter die ersten Induktivitäten bildet und der zweite Leiter die zweiten Induktivitäten bildet.

Beispiel 7 ist die Hochfrequenzverzögerungsleitung aus einem der Beispiele 1 bis 6, wobei für jedes der Induktivitätspaare die Induktivitätsfläche der ersten Induktivität mit der Induktivitätsfläche der entsprechenden zweiten Induktivität um wenigstens 20 %, um wenigstens 30 %, um wenigstens 40 %, um wenigstens 50 %, um wenigstens 60 %, um wenigstens 80 % oder um wenigstens 90 % überlappt.

Beispiel 8 ist die Hochfrequenzverzögerungsleitung aus einem der Beispiele 1 bis 7, die eine Millimeterwellenfunk- oder eine -radarsignalverzögerungsleitung ist.

Beispiel 9 ist die Hochfrequenzverzögerungsleitung aus einem der Beispiele 1 bis 8, die mehrere Kondensatoren umfasst, die zwischen den ersten Leiter und den zweiten Leiter gekoppelt sind.

Beispiel 10 ist die Hochfrequenzverzögerungsleitung aus Beispiel 9, wobei die Kondensatoren Varaktoren sind.

Beispiel 11 ist die Hochfrequenzverzögerungsleitung aus Beispiel 10, wobei jeder Kondensator ein MOS-Varaktor, ein Bipolarvaraktor oder ein geschalteter Kondensator ist.

Beispiel 12 ist die Hochfrequenzverzögerungsleitung aus Beispiel 9, wobei die Kondensatoren analog oder digital anpassbar sind.

Beispiel 13 ist die Hochfrequenzverzögerungsleitung aus einem der Beispiele 1 bis 12, wobei jeder der mehreren Kondensatoren zwischen einen Knoten des ersten Leiters, der zwischen zwei der ersten Induktivitäten liegt, und einen Knoten des zweiten Leiters, der zwischen zwei der zweiten Induktivitäten liegt, gekoppelt ist.

Beispiel 14 ist die Hochfrequenzverzögerungsleitung aus einem der Beispiele 1 bis 13, wobei jedes Induktivitätspaar eine Transformatorzelle bildet.

Beispiel 15 ist die Hochfrequenzverzögerungsleitung aus Beispiel 14, wobei für jedes Induktivitätspaar die erste Induktivität durch eine Spule des ersten Leiters, die n+0,5 Windungen umfasst, gebildet ist und die zweite Induktivität durch eine Spule des zweiten Leiters, die n+0,5 Windungen umfasst, gebildet ist, wobei n eine ganze Zahl ist.

Beispiel 16 ist die Hochfrequenzverzögerungsleitung aus Beispiel 14 oder 15, wobei für jedes Induktivitätspaar die erste Induktivität durch eine Spule des ersten Leiters gebildet ist und die zweite Induktivität durch eine Spule des zweiten Leiters gebildet ist, wobei die Spule des ersten Leiters und die Spule des zweiten Leiters identisch gebildet sind.

Beispiel 17 ist die Hochfrequenzverzögerungsleitung aus einem der Beispiele 14 bis 16, wobei für jedes Induktivitätspaar die erste Induktivität durch eine Spule des ersten Leiters gebildet ist und die zweite Induktivität durch eine Spule des zweiten Leiters gebildet ist, wobei die Spule des ersten Leiters und die Spule des zweiten Leiters durch dieselbe Metallschicht auf einem Chip gebildet sind.

Beispiel 18 ist die Hochfrequenzverzögerungsleitung aus einem der Beispiele 14 bis 17, wobei für jedes Induktivitätspaar die erste Induktivität durch eine Spule des ersten Leiters gebildet ist und die zweite Induktivität durch eine Spule des zweiten Leiters gebildet ist, wobei die Spule jeder Induktivität die Spule, die durch die jeweilige andere Induktivität gebildet ist, an einem oder mehreren Punkten, die in mittleren Abschnitten der Spule, die durch den ersten Leiter gebildet ist, oder der Spule, die durch den zweiten Leiter gebildet ist, unterquert, überquert oder beides.

Beispiel 19 ist die Hochfrequenzverzögerungsleitung aus einem der Beispiele 14 bis 18, wobei die Transformatorzelle einen oder mehrere MOS-Varaktoren umfasst, die zwischen den ersten Leiter und den zweiten Leiter gekoppelt sind.

Beispiel 20 ist die Hochfrequenzverzögerungsleitung aus einem der Beispiele 1 bis 19, wobei für jedes Induktivitätspaar der Kopplungsfaktor der ersten Induktivität und der zweiten Induktivität oberhalb von 0,20, oberhalb von 0,3 oder oberhalb von 0,5 liegt.

Beispiel 21 ist eine Verzögerungsleitungsanordnung, die eine Hochfrequenzverzögerungsleitung aus einem der Beispiele 1 bis 20 umfasst, die ferner eine mit der Verzögerungsleitung gekoppelte Antenne umfasst.

Beispiel 22 ist die Verzögerungsleitungsanordnung aus Beispiel 21, die ferner einen Verstärker umfasst, wobei die Verzögerungsleitung über den Verstärker mit der Antenne gekoppelt ist.

Beispiel 23 ist die Verzögerungsleitungsanordnung aus Beispiel 21 oder 22, die mehrere Hochfrequenzverzögerungsleitungen aus einem der Beispiele 1 bis 20 umfasst.

Gemäß einem weiteren Beispiel ist eine Verzögerungsleitung bereitgestellt, die Folgendes umfasst: einen ersten Leiter, der mehrere erste Induktivitäten umfasst, einen zweiten Leiter, der für jede erste Induktivität des ersten Leiters eine zweite Induktivität umfasst, die ein Induktivitätspaar mit der ersten Induktivität des ersten Leiters bildet, wobei für jedes Induktivitätspaar die erste Induktivität und die zweite Induktivität so angeordnet sind, dass die Induktivitätsfläche der ersten Induktivität mit der Induktivitätsfläche der zweiten Induktivität überlappt.

Gemäß noch einem weiteren Beispiel ist eine Verzögerungsleitung bereitgestellt, die eine Sequenz von Transformatoren umfasst, wobei jeder Transformator durch zwei Induktivitäten mit überlappender Induktivitätsfläche gebildet ist.

Obwohl spezifische Aspekte beschrieben worden sind, versteht der Fachmann, dass verschiedene Änderungen an Form und Einzelheiten darin vorgenommen werden können, ohne vom Wesen und Schutzumfang der Aspekte dieser Offenbarung, wie sie durch die anhängenden Ansprüche definiert ist, abzuweichen. Der Schutzumfang wird daher von den anhängenden Ansprüchen angegeben und alle Änderungen, die in die Bedeutung und den Äquivalenzbereich der Ansprüche fallen, sind daher einzuschließen.