Title:
Schaltungsanordnung zum Ansteuern einer induktiven Last
Kind Code:
A1


Abstract:

Es wird eine Schaltungsanordnung zum Ansteuern einer an einen Lastanschluss (INJ_HS) anschließbaren induktiven Last (IL) beschrieben mit einem zwischen einem ersten Anschluss (UV) für ein hohes Potential einer ersten Versorgungsspannungsquelle (VSQ1) und dem Lastanschluss (INJ_HS) verschalteten ersten MOS-Feldeffekttransistor (T1), mit einer Serienschaltung aus einer Freilaufdiode (FD) und einem zweiten MOS-Feldeffekttransistor (T2), die zwischen dem Lastanschluss (INJ_HS) und einem zweiten Anschluss (GND) für ein niederes Potential der ersten Versorgungsspannungsquelle (VSQ1) verschaltet ist, wobei die Freilaufdiode (FD) mit ihrer Kathode mit dem Lastanschluss (INJ_HS) verbunden ist, wobei zwischen dem Drain- und dem Gateanschluss des ersten MOS-Feldeffekttransistors (T1) eine Serienschaltung aus zumindest einer in Sperrrichtung gepolten ersten Zenerdiode (ZD1) und einer in Flussrichtung gepolten ersten Diode (D1) verschaltet ist, und wobei ein erster Steuersignalanschluss (SA1) mit dem Gateanschluss des zweiten MOS-Feldeffekttransistors (T2) und über eine UND-Schaltung (UND) mit dem Gateanschluss des ersten MOS-Feldeffekttransistors (T1) verbunden ist.




Inventors:
Csoka, Zoltan (Dumbravita, RO)
Luca, Octavian (Timisoara, RO)
Application Number:
DE102016213200A
Publication Date:
01/18/2018
Filing Date:
07/19/2016
Assignee:
Continental Automotive GmbH, 30165 (DE)
International Classes:
Domestic Patent References:
DE102014219048A1N/A2016-03-24
DE102007006179A1N/A2008-08-14



Claims:
1. Schaltungsanordnung zum Ansteuern einer an einen Lastanschluss (INJ_HS) anschließbaren induktiven Last (IL) mit einem zwischen einem ersten Anschluss (UV) für ein hohes Potential einer ersten Versorgungsspannungsquelle (VSQ1) und dem Lastanschluss (INJ_HS) verschalteten ersten MOS-Feldeffekttransistor (T1),
mit einer Serienschaltung aus einer Freilaufdiode (FD) und einem zweiten MOS-Feldeffekttransistor (T2), die zwischen dem Lastanschluss (INJ_HS) und einem zweiten Anschluss (GND) für ein niederes Potential der ersten Versorgungsspannungsquelle (VSQ1) verschaltet ist, wobei die Freilaufdiode (FD) mit ihrer Kathode mit dem Lastanschluss (INJ_HS) verbunden ist,
wobei zwischen dem Drain- und dem Gateanschluss des ersten MOS-Feldeffekttransistors (T1) eine Serienschaltung aus zumindest einer in Sperrrichtung gepolten ersten Zenerdiode (ZD1) und einer in Flussrichtung gepolten ersten Diode (D1) verschaltet ist, und
wobei ein erster Steuersignalanschluss (SA1) mit dem Gateanschluss des zweiten MOS-Feldeffekttransistors (T2) und über eine UND-Schaltung (UND) mit dem Gateanschluss des ersten MOS-Feldeffekttransistors (T1) verbunden ist.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass der zweite MOS-Feldeffekttransistor (T2) einen ersten Laststreckenanschluss und einen zweiten Laststreckenanschluss, der mit dem Anschluss für das niedere Potential (GND) der ersten Versorgungsspannungsquelle (VSQ1) verbunden ist, sowie einen Gateanschluss aufweist, wobei zwischen dem ersten Laststreckenanschluss und dem Gateanschluss die Laststrecke eines dritten MOS-Feldeffekttransistors (T3) verschaltet ist, wobei der erste Steuersignalanschluss (SA1) über eine Inverterschaltung (IV) mit dessen Gateanschluss verbunden ist.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, dass der zweite MOS-Feldeffekttransistor (T2) und der dritte MOS-Feldeffekttransistor (T3) als n-MOS-Feldeffekttransistoren ausgebildet sind, jeweils eine Substratdiode aufweisen und so verschaltet sind, dass die Substratdioden bezogen auf die Freilaufdiode (FD) in umgekehrter Polung verschaltet sind.

4. Schaltungsanordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass der erste Steuersignalanschluss (SA1) über eine erste (3) und eine zweite Treiberschaltung (4) mit dem Gateanschluss des zweiten bzw. des dritten MOS-Feldeffekttransistors (T2, T3) verbunden ist.

5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, dass der Gateanschluss des dritten MOS-Feldeffekttransistors (T3) über einen ersten Widerstand (R1) mit dem Anschluss für das niedere Potential (GND) der ersten Versorgungsspannungsquelle (VSQ1) und über einen zweiten Widerstand (R2) mit dem Ausgang der zweiten Treiberschaltung (4) verbunden ist.

6. Schaltungsanordnung nach Anspruch 4 oder 5, dadurch gekennzeichnet, dass der Ausgang der zweiten Treiberschaltung (4) über eine in Sperrrichtung gepolte zweite Diode (D2) mit dem Anschluss für das niedere Potential (GND) der ersten Versorgungsspannungsquelle (VSQ1) verbunden ist.

7. Schaltungsanordnung nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, dass der Gateanschluss des dritten MOS-Feldeffekttransistors (T3) über eine in Sperrrichtung gepolte zweite Zenerdiode (ZD2) mit dem ersten Lastanschluss des zweiten MOS-Feldeffekttransistors (T2) verbunden ist.

Description:

Die Erfindung betrifft eine Schaltungsanordnung zum Ansteuern einer an einen Lastanschluss anschließbaren Last mit einem zwischen einem ersten Anschluss für ein hohes Potential einer ersten Versorgungsspannungsquelle und dem Lastanschluss verschalteten ersten MOS-Feldeffekttransistor und mit einer Freilaufdiode, die zwischen dem Lastanschluss und einem zweiten Anschluss für ein niederes Potential der ersten Versorgungsspannungsquelle verschaltet ist, wobei die Freilaufdiode mit ihrer Kathode mit dem Lastanschluss verbunden ist.

Eine solche Schaltungsanordnung ist aus der DE 10 2014 219 048 A1 bekannt. Die anzusteuernden induktiven Lasten können jede Art von magnetisch betätigten Aktoren wie beispielsweise Kraftstoffeinspritzventile oder Motoren sein, wie sie in einem Kraftfahrzeug vielfältig verwendet werden.

Der Betrieb solcher Schaltungsanordnungen erfolgt üblicherweise, wie in der 4 der DE 10 2014 219 048 A1 dargestellt ist, derart, dass der MOS-Feldeffekttransistor durch Ansteuerung über eine Steuerschaltung, die beispielsweise als Mikroprozessor realisiert sein kann, geschlossen wird, wodurch die induktive Last über den durch den MOS-Feldeffekttransistor realisierten Schalter aus der Versorgungsspannungsquelle bestromt wird. Der Strom steigt dabei auf einen ersten vorgegebenen Schwellwert an, woraufhin der Feldeffekttransistor wieder geöffnet wird und sich die in der induktiven Last gespeicherte magnetische Energie durch einen induzierten Stromfluss über die Freilaufdiode abbaut, bis der Strom einen zweiten geringeren Schwellwert erreicht, woraufhin der Feldeffekttransistor wieder geschlossen wird. Dies wird periodisch fortgesetzt, sodass durch diesen gepulsten Betrieb ein mittlerer Stromfluss in der induktiven Last stattfindet und durch den daraus resultierenden Haltestrom der anzusteuernde magnetische Aktor in der Wunschposition gehalten wird, beispielsweise ein Kraftstoffeinspritzventil geöffnet bleibt. Wenn anschließend der Feldeffekttransistor nicht-leitend geschaltet wird, baut sich das Magnetfeld in der induktiven Last mittels eines Stroms über die Freilaufdiode nahezu vollständig ab.

Eine Schaltungsanordnung gemäß der DE 10 2014 219 048 A1 ist zwar relativ einfach mit nur wenigen Bauteilen aufgebaut und hat nur einen Anschluss zu der induktiven Last, jedoch ist der abschließende Abbau der in der induktiven Last gespeicherten magnetischen Energie nur über einen Stromfluss über die Freilaufdiode mit ihrer geringen Durchlassspannung möglich, sodass dies unerwünscht lange dauern kann.

Durch eine Erweiterung gemäß der DE 10 2007 006 179 A1 kann dieses Problem vermieden werden. Dort ist in der 3 der nicht mit dem Lastanschluss verbundene Anschluss der induktiven Last über einen weiteren MOS-Feldeffekttransistor mit dem Bezugspotential verbunden und außerdem über eine weitere in Flussrichtung gepolte Diode mit dem ersten Anschluss für ein hohes Potential der ersten Versorgungsspannungsquelle. Der Lastanschluss ist des Weiteren über eine in Sperrrichtung gepolte Diode sowie einen dritten MOS-Feldeffekttransistor mit dem Anschluss für ein hohes Potential einer zweiten Versorgungsspannungsquelle verbunden, wobei die Spannung dieser zweiten Versorgungsspannungsquelle um einen Faktor 2 bis 3 niedriger als die Spannung der ersten Versorgungsspannungsquelle ist.

Wenn eine solche Schaltungsanordnung zum Ansteuern einer induktiven Last gemäß der 5 der DE 10 2007 006 179 A1 betrieben wird, wird zunächst durch Schließen des ersten und des zweiten MOS-Feldeffekttransistors ein Strom aus der ersten Versorgungsspannungsquelle durch die induktive Last fließen, wobei dieser Strom aufgrund der hohen Spannung der ersten Versorgungsspannungsquelle relativ schnell ansteigt, bis er einen ersten Schwellwert erreicht. Danach wird der erste MOS-Feldeffekttransistor geschlossen, woraufhin sich das in der induktiven Last gespeicherte Magnetfeld über einen Stromfluss über die erste Diode sowie den zweiten MOS-Feldeffekttransistor abzubauen beginnt, bis der Strom einen zweiten niedrigeren Schwellwert erreicht, worauf nun jedoch der dritte MOS-Feldeffekttransistor eingeschaltet wird und folglich nur noch die deutlich geringere Spannung der zweiten Versorgungsspannungsquelle an die induktive Last angelegt wird. Der Strom beginnt nun wieder anzusteigen, bis er den ersten Schwellwert wieder erreicht, woraufhin der dritte MOS-Feldeffekttransistor wieder abgeschaltet wird.

Dieses Vorgehen wird nun wieder periodisch fortgesetzt, bis die induktive Last vollständig abgeschaltet werden soll, was durch Öffnen sowohl des dritten als auch des zweiten MOS-Feldeffekttransistors erfolgt, woraufhin sich nun die in der induktiven Last gespeicherte magnetische Energie durch einen Stromfluss über die erste und die zweite Diode zurück in die erste Versorgungsspannungsquelle abbaut, wobei aufgrund des deutlich höheren Spannungswertes der ersten Versorgungsspannungsquelle der Stromabbau deutlich schneller erfolgt, wie an den Steigungen der Ströme in der 5 der DE 10 2007 006 179 A1 auch zu erkennen ist.

Dieser Vorteil wird jedoch dadurch erkauft, dass deutlich mehr Bauelemente in der Schaltungsanordnung vorhanden sind und außerdem die induktive Last, die üblicherweise in einem Kraftfahrzeug mittels entsprechender Leitungen mit einem die Schaltungsanordnung enthaltenden Steuergerät verbunden werden muss, nunmehr über zwei solche Leitungen verbunden werden muss, was einen entsprechend höheren Aufwand bedeutet. Es ist jedoch wünschenswert, zusätzliche Leitungen im Kabelbaum und Leistungsschaltelemente, die hohe Ströme führen müssen, zu vermeiden.

Es ist daher die Aufgabe der Erfindung, eine Schaltungsanordnung zum Ansteuern einer induktiven Last anzugeben, die mit nur einem Anschluss an eine induktive Last auskommt und darüber hinaus wenige Leistungsschaltelemente erfordert, jedoch zu einem schnellen Abbau eines in der induktiven Last gespeicherten Magnetfeldes in der Lage ist.

Die Aufgabe wird gelöst durch eine Schaltungsanordnung gemäß Anspruch 1, vorteilhafte Weiterbildungen sind in den Unteransprüchen angegeben.

Die Aufgabe wird gelöst durch eine gattungsgemäße Schaltungsanordnung, bei der zwischen dem Drain- und dem Gateanschluss des ersten MOS-Feldeffekttransistors eine Serienschaltung aus zumindest einer in Sperrrichtung gepolten Zenerdiode und einer in Flussrichtung gepolten Diode verschaltet ist und bei der ein Steuersignalanschluss mit dem Gateanschluss des zweiten MOS-Feldeffekttransistors und über eine UND-Schaltung mit dem Gateanschluss des ersten MOS-Feldeffekttransistors verbunden ist.

Durch diese Maßnahme wird aufgrund des eingeschalteten zweiten MOS-Feldeffekttransistors während der pulsierenden Haltephase die Freilaufdiode zur Entmagnetisierung der induktiven Last als Strompfad verwendet, während beim Abschaltvorgang der zweite MOS-Feldeffekttransistor geöffnet werden kann, sodass der Stromabbau über den ersten MOS-Feldeffekttransistor erfolgt, der aufgrund der in der induktiven Last aufgrund des Abschaltvorgangs induzierten Spannung einen Strompfad über die erste Zenerdiode und eine Miller-Kapazität des ersten MOS-Feldeffekttransistors erzeugt, der den ersten MOS-Feldeffekttransistor bei dieser hohen Spannung wieder leitend schaltet, sodass sich das Magnetfeld in der induktiven Last schnell abbauen kann.

In einer vorteilhaften Weiterbildung der erfindungsgemäßen Schaltungsanordnung weist der zweite MOS-Feldeffekttransistor einen ersten Laststreckenanschluss und einen zweiten Laststreckenanschluss, der mit dem zweiten Anschluss für das niedere Potential der ersten Versorgungsspannungsquelle verbunden ist, sowie einen Gateanschluss auf, wobei zwischen dem ersten Laststreckenanschluss und dem Gateanschluss die Laststrecke eines dritten MOS-Feldeffekttransistors verschaltet ist, wobei der erste Steuersignalanschluss über eine Inverterschaltung mit dessen Gateanschluss verbunden ist.

Diese vorteilhafte Verschaltung des zweiten und dritten MOS-Feldeffekttransistors führt dazu, dass der dritte MOS-Feldeffekttransistor leitend geschaltet wird, wenn der zweite MOS-Feldeffekttransistor sperrend geschaltet wird, so dass die Sperrung des zweiten MOS-Feldeffekttransistors sehr schnell erfolgt und damit der leitende Pfad über den ersten MOS-Feldeffekttransistor sehr schnell hergestellt wird, so dass sich das in der induktiven Last gespeicherte Magnetfeld schnell abbauen kann.

In einer vorteilhaften Ausbildung der erfindungsgemäßen Schaltungsanordnung sind der zweite und der dritte MOS-Feldeffekttransistor als n-MOS-Feldeffekttransistoren ausgebildet, die jeweils eine Substratdiode aufweisen und so verschaltet sind, dass die Substratdioden bezogen auf die Freilaufdiode in umgekehrter Polung verschaltet sind.

Hierdurch wird verhindert, dass leitende Pfade aufgrund der gleichen Polung der Substratdioden und der Freilaufdiode entstehen, wenn die n-MOS-Feldeffekttransistoren in üblicher Weise verschaltet würden.

In einer Weiterbildung der erfindungsgemäßen Schaltungsanordnung ist der erste Steuersignalanschluss über eine erste und eine zweite Treiberschaltung mit dem Gateanschluss des zweiten bzw. des dritten MOS-Feldeffekttransistors verbunden.

Hierdurch können Logikpegel zur Ansteuerung der beiden MOS-Feldeffekttransistoren verwendet werden und trotzdem die erforderlichen Spannungen für diese Leistungstransistoren zur Verfügung gestellt werden.

In einer vorteilhaften Ausbildung der erfindungsgemäßen Schaltungsanordnung ist der Gateanschluss des dritten MOS-Feldeffekttransistors über einen ersten Widerstand mit dem zweiten Anschluss für ein niederes Potential der Versorgungsspannungsquelle zu dessen Masseanbindung und über einen zweiten Widerstand mit dem Ausgang der zweiten Treiberschaltung zur Strombegrenzung verbunden.

In einer weiteren vorteilhaften Ausgestaltung der Schaltungsanordnung ist der Ausgang der zweiten Treiberschaltung über eine in Sperrrichtung gepolte zweite Diode mit dem zweiten Anschluss für das niedere Potential der ersten Versorgungsspannungsquelle verbunden. Dies dient als Schutz vor negativen Spannungen am Ausgang der zweiten Treiberschaltung.

Ebenfalls zum Schutz vor negativen Spannungen ist der Gateanschluss des dritten MOS-Feldeffekttransistors über eine in Sperrrichtung gepolte Zenerdiode mit dem ersten Lastanschluss des zweiten MOS-Feldeffekttransistors verbunden.

Die Erfindung soll nachfolgend anhand eines Ausführungsbeispiels mit Hilfe von Figuren näher erläutert werden. Dabei zeigen:

1 ein Blockschaltbild einer erfindungsgemäßen Schaltungsanordnung,

2 einen MOS-Feldeffekttransistor, dessen Drainanschluss über zumindest eine in Sperrrichtung gepolte Zenerdiode mit dessen Gateanschluss verbunden ist,

3 ein Schaltbild einer erweiterten erfindungsgemäßen Schaltungsanordnung, und

4 Strom und Spannungsverläufe bei einem Ansteuervorgang eines induktiven Aktors.

In dem Blockschaltbild der 1 ist der erste Anschluss UV einer ersten Versorgungsspannungsquelle VSQ1 mit einem ersten Lastanschluss eines Leistungsschaltelementes 1, das gemäß 2 als erster MOS-Feldeffekttransistor T1 ausgebildet ist, verbunden. Der zweite Lastanschluss des ersten MOS-Feldeffekttransistors T1 ist mit einem Knoten INJ_HS verbunden, welcher andererseits über eine in Sperrrichtung gepolte Freilaufdiode FD und ein dazu in Serie geschaltetes zweites Leistungsschaltelement 2 mit dem zweiten Anschluss GND für ein niederes Versorgungsspannungspotential der ersten Versorgungsspannungsquelle VSQ1 verbunden. An dem Knoten INJ_HS ist außerdem eine induktive Last IL mit ihrem ersten Anschluss verbunden, wobei der zweite Anschluss der induktiven Last IL mit dem zweiten Anschluss GND der ersten Versorgungsspannungsquelle VSQ1 verbunden ist.

Die induktive Last IL ist im Beispiel der 1 mit einer Induktivität L, einem dazu in Serie geschalteten ohmschen Widerstand RL1 und einem zu dieser Serienschaltung parallel geschalteten zweiten Widerstand RL2 als Ersatzschaltbild dargestellt.

Ein erster Steueranschluss SA1 ist einerseits mit dem Steueranschluss des zweiten Leistungsschaltelements 2 und andererseits über ein UND-Gatter UND mit dem Steueranschluss des ersten MOS-Feldeffekttransistors T1 verbunden. An einem weiteren Eingang des UND-Gatter UND ist der Ausgang eines ODER-Gatters ODER geschaltet, dessen beide Eingänge mit einem zweiten bzw. einem dritten Steueranschluss SA2, SA3 verbunden sind.

In erfindungsgemäßer Weise ist zwischen dem ersten Lastanschluss des ersten Leistungsschaltelementes 1, der dem Drainanschluss des ersten MOS-Feldeffekttransistors T1 entspricht und dem Steueranschluss des ersten Leistungsschaltelementes 1, der dem Gateanschluss des ersten MOS-Feldeffekttransistors T1 entspricht, die Serienschaltung aus einer in Sperrrichtung gepolten ersten Zenerdiode ZD1 und einer in Flussrichtung gepolten ersten Diode D1 geschaltet.

Der Betrieb der Schaltungsanordnung gemäß 1 mit einem ersten Leistungsschaltelement 1 gemäß 2 soll dabei anhand der 4 mittels der dort dargestellten Strom- und Spannungsverläufe an bestimmten Punkten der Schaltungsanordnung erläutert werden.

Wenn am ersten Signalanschluss SA1 ein Signal mit einem bestimmten Pegel anliegt – beispielsweise ein TTL-Pegel von 5 Volt – wird hierdurch das zweite Leistungsschaltelement 2 eingeschaltet. Wenn zusätzlich an einem der beiden weiteren Signalanschlüsse SA2 oder SA3 ein hoher Pegel anliegt, liegt auch am zweiten Eingang des UND-Gatters UND ein hoher Pegel an, so dass das Signal CMD_HS am Ausgang des UND-Gatters UND einen hohen Pegel aufweist, wie er in der 4 im unteren Diagramm in einem ersten Zeitbereich dargestellt ist. Hierdurch wird das erste Leistungsschaltelement 1, das mit dem ersten MOS-Feldeffekttransistor T1 gebildet ist, ebenfalls eingeschaltet, so dass nun ein Strom aus der ersten Versorgungsspannungsquelle VSQ1 über das erste Leistungsschaltelement 1 in die induktive Last IL fließt, wobei sich ein Stromverlauf gemäß dem oberen Diagramm der 4 ergibt, der den typischen experimentell ansteigenden Stromverlauf bei einer Induktivität zeigt.

Dieser Strom wird gemessen und mit einem ersten Schwellwert verglichen, was in einer nicht dargestellten Steuerschaltung erfolgt, und bei Erreichen dieses Schwellwertes wird durch einen LOW-Pegel an dem zuvor auf HIGH geschalteten Signalanschluss S2 oder S3 das Signal CMD_HS am Ausgang des UND-Gatters UND ebenfalls auf LOW geschaltet, wie es im unteren Diagramm der 4 zu erkennen ist.

Dadurch wird der erste MOS-Feldeffekttransistor T1 wieder abgeschaltet, wodurch sich das in der induktiven Last IL aufgebaute Magnetfeld abbaut, indem durch eine induzierte Spannung ein Stromfluss hervorgerufen wird, der über die Freilaufdiode FD sowie das zweite Leistungsschaltelement 2 erfolgt.

Im nun folgenden pulsmodulierten Betrieb, wird in äquidistanten Abständen das Signal am Steuersignaleingang SA2 und SA3 periodisch ein- und wieder ausgeschaltet, wie es im unteren Diagramm der 4 zu erkennen ist, wodurch sich ein Stromverlauf ergibt, wie er im oberen Diagramm der 4 dargestellt ist. Im mittleren Diagramm der 4 ist der Spannungsverlauf am Knotenpunkt INJ_HS dargestellt.

Wenn die induktive Last IL endgültig abgeschaltet werden soll, wird das Signal am ersten Steueranschluss SA1 auf LOW geschaltet, so dass das zweite Leistungsschaltelement 2 geöffnet und ebenfalls über das UND-Gatter UND das erste Leistungsschaltelement 1 sperrend geschaltet wird. Hierdurch wird wegen der induktiven Last IL, in der wiederum ein magnetisches Feld abgebaut wird, eine negative Spannung am Knoten INJ_HS aufgebaut, die soweit ansteigt, bis die Zenerdiode ZD1 zu leiten beginnt. Das Gate des ersten MOS-Feldeffekttransistors T1 wird über dessen Miller-Kapazität aufgeladen und folglich der erste MOS-Feldeffekttransistor T1 wieder leitend geschaltet. Die Spannung am Knoten INJ_HS wird auf dem für die Leitfähigkeit der Zenerdiode ZD1 erforderlichen hohen Wert festgehalten, wodurch sich die induktive Last IL schnell entladen kann.

Wenn die Zenerspannung der ersten Zenerdiode ZD1 beispielsweise 63 Volt beträgt, die Spannung über der dazu in Serie geschalteten ersten Diode D1 0,6 Volt ist, die Millerplateauspannung 3 Volt beträgt und die Spannung der ersten Versorgungsspannungsquelle VSQ1 12 Volt ist, ergibt sich eine notwendige Spannung für ein Wiedereinschalten des ersten MOS-Feldeffekttransistors T1 am Knoten INJ_HS zu 12V – 63V – 0,6 V – 3V = –54,6V,was im mittleren Diagramm der 4 zu erkennen ist.

Es kann also mit nur zwei Leistungsschaltelementen T1, T2 und nur einer Verbindungsleitung zwischen diesen und der induktiven Last IL ein schneller Abbau der in der induktiven Last IL gespeicherten magnetischen Energie erreicht werden.

Die 3 zeigt neben den Schaltungsbestandteilen der erfindungsgemäßen Schaltungsanordnung, wie sie bereits in der 1 dargestellt sind, eine vorteilhafte Ausbildung des zweiten Leistungsschaltelementes 2, das ein sehr schnelles Öffnen des zweiten Leistungsschaltelementes 2 ermöglicht.

Das zweite Leistungsschaltelement 2 ist dabei mit einem zweiten MOS-Feldeffekttransistor T2 gebildet, dessen mit der Freilaufdiode FD verbundener Anschluss über die Laststrecke eines dritten MOS-Feldeffekttransistors T3 mit seinem Gateanschluss verbunden ist. Der Steueranschluss des dritten MOS-Feldeffekttransistors T3 ist dabei über einen Inverter IV mit dem ersten Steueranschluss SA1 verbunden, so dass der zweite und der dritte MOS-Feldeffekttransistor T2, T3 jeweils gegengleich angesteuert werden.

Wenn also der zweite MOS-Feldeffekttransistor T2 sperrend angesteuert wird, wird gleichzeitig der dritte MOS-Feldeffekttransistor T3 leitend gesteuert, so dass der zweite MOS-Feldeffekttransistor T2 schnell und sicher sperrt.

Sowohl der zweite als auch der dritte MOS-Feldeffekttransistor T2, T3 sind mit ihren Sourceanschlüssen mit der Anode der Freilaufdiode FD verbunden, wodurch deren Substratdioden entgegengesetzt gepolt geschaltet sind wie die Freilaufdiode FD, so dass hierdurch kein leitender Pfad entstehen kann.

Der erste Steueranschluss SA1 ist im Ausführungsbeispiel der 3 über eine erste Treiberschaltung 3 und einen Spannungsteiler R3, R4 mit dem Gateanschluss des zweiten MOS-Feldeffekttransistors T2 verbunden. Der Ausgang des Inverters IV ist über eine zweite Treiberschaltung 4 und einen Strombegrenzungswiderstand R2 mit dem Gateanschluss des dritten MOS-Feldeffekttransistors T3 verbunden, wobei dieser Gateanschluss außerdem über einen ersten Widerstand R1 mit dem zweiten Anschluss für ein niederes Potential der ersten Versorgungsspannungsquelle VSQ1 zur sicheren Masseanbindung verbunden ist.

Der Ausgang der zweiten Treiberschaltung 4 ist zum Schutz vor negativen Spannungen über eine zweite Diode D2, die in Sperrrichtung gepolt ist, mit dem zweiten Anschluss für ein niederes Potential GND der ersten Versorgungsspannungsquelle VSQ1 verbunden. Die Gate-Source-Strecke des dritten MOS-Feldeffekttransistors T3 ist ebenfalls über eine zweite Zenerdiode ZD2 zum Schutz vor negativen Spannungen am Gateanschluss des dritten MOS-Feldeffekttransistors T3 überbrückt.

Die Treiberschaltungen 3, 4 werden von einer zweiten Versorgungsspannungsquelle VSQ2 versorgt.

ZITATE ENTHALTEN IN DER BESCHREIBUNG

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.

Zitierte Patentliteratur

  • DE 102014219048 A1 [0002, 0003, 0004]
  • DE 102007006179 A1 [0005, 0006, 0007]