Title:
System und Verfahren für eine schaltbare Kapazität
Kind Code:
A1
Abstract:

Gemäß einer Ausführungsform umfasst eine verstellbare Kapazitätsschaltung einen ersten Zweig umfassend mehrere Transistoren mit in Reihe mit einem ersten Kondensator gekoppelten Lastwegen. Ein Verfahren zum Betreiben der verstellbaren Kapazitätsschaltung beinhaltet das Programmieren einer Kapazität durch selektives Einschalten und Ausschalten einzelner der mehreren Transistoren, wobei der Lastweg jedes Transistors der mehreren Transistoren resistiv ist, wenn der Transistor eingeschaltet ist, und kapazitiv ist, wenn der Transistor ausgeschaltet ist.



Inventors:
Bakalski, Winfried (81539, München, DE)
Bauder, Rüdiger (83620, Feldkirchen-Westerham, DE)
Solomko, Valentyn (81479, München, DE)
Thomas, Anthony (81539, München, DE)
Application Number:
DE102016125768A
Publication Date:
06/29/2017
Filing Date:
12/28/2016
Assignee:
Infineon Technologies AG, 85579 (DE)
International Classes:
Attorney, Agent or Firm:
Puschmann Borchert Bardehle Patentanwälte Partnerschaft mbB, 82041, Oberhaching, DE
Claims:
1. Verfahren zum Betreiben einer verstellbaren Kapazitätsschaltung, umfassend einen ersten Zweig umfassend mehrere Transistoren mit in Reihe mit einem ersten Kondensator gekoppelten Lastwegen, wobei das Verfahren Folgendes umfasst:
Programmieren einer Kapazität durch selektives Einschalten und Ausschalten einzelner der mehreren Transistoren, wobei der Lastweg jedes Transistors der mehreren Transistoren resistiv ist, wenn der Transistor eingeschaltet ist, und kapazitiv ist, wenn der Transistor ausgeschaltet ist.

2. Verfahren nach Anspruch 1, wobei das Programmieren der Kapazität weiterhin das selektive Aktivieren eines parallel zum ersten Zweig gekoppelten schaltbaren Kondensators umfasst.

3. Verfahren nach Anspruch 1 oder 2, wobei:
die verstellbare Kapazitätsschaltung mindestens einen weiteren Zweig umfasst, der mehrere weitere Transistoren mit Lastwegen, in Reihe mit einem weiteren Kondensator gekoppelt, umfasst, und
das Programmieren der Kapazität weiterhin das selektive Einschalten und Ausschalten einzelner der mehreren weiteren Transistoren umfasst.

4. Verfahren nach einem der Ansprüche 1 bis 3, wobei das Programmieren der Kapazität weiterhin das selektive Aktivieren mehrerer parallel zum ersten Zweig gekoppelter schaltbarer Kondensatoren umfasst.

5. Verfahren nach Anspruch 4, wobei die mehreren schaltbaren Kondensatoren binär gewichtet sind.

6. Verfahren nach Anspruch 5, wobei das Programmieren der Kapazität weiterhin Folgendes umfasst:
Empfangen eines binären Codes;
Anwenden von höchstwertigen Bits des binären Codes auf die binär gewichteten mehreren schaltbaren Kondensatoren;
Umwandeln von niedrigstwertigen Bits des binären Codes auf einen Thermometercode; und
Anwenden des Thermometercodes auf Steueranschlüsse der mehreren Transistoren des ersten Zweigs.

7. Verfahren nach einem der Ansprüche 1 bis 6 wobei das selektive Einschalten und Ausschalten einzelner der mehreren Transistoren das Anlegen von Spannungen an Steueranschlüsse der mehreren Transistoren umfasst.

8. Verstellbare Kapazitätsschaltung, die Folgendes umfasst:
eine verstellbare Kapazitätszelle, die zwischen einen ersten Anschluss und einen zweiten Anschluss gekoppelt ist, wobei die verstellbare Kapazitätszelle Folgendes umfasst:
einen ersten Kondensator mit einem an den ersten Anschluss gekoppelten ersten Ende und einem an einen ersten Knoten gekoppelten zweiten Ende,
mehrere schaltbare Transistorzellen mit in Reihe zwischen den ersten Knoten und den zweiten Anschluss gekoppelten Lastwegen, wobei
jede schaltbare Transistorzelle einen Steueranschluss und einen Transistor umfasst,
der Lastweg jeder schaltbaren Transistorzelle kapazitiv ist, wenn ein erster Signalpegel an ihren Steueranschluss angelegt wird, und
der Lastweg jeder schaltbaren Transistorzelle resistiv ist, wenn ein zweiter Signalpegel an ihren Steueranschluss angelegt wird; und
eine Steuerschaltung mit an die Steueranschlüsse der mehreren schaltbaren Transistorzellen gekoppelten Ausgängen, wobei die Steuerschaltung konfiguriert ist zum Verstellen einer Kapazität der verstellbaren Kapazitätszelle durch selektives Anlegen des ersten Signalpegels und des zweiten Signalpegels an die Steueranschlüsse der mehreren schaltbaren Transistorzellen.

9. Verstellbare Kapazitätsschaltung nach Anspruch 8, wobei die Steuerschaltung konfiguriert ist zum Anlegen des ersten Signalpegels an Steueranschlüsse einer ersten Gruppe der mehreren schaltbaren Transistorzellen und Anlegen des zweiten Signalpegels an Steueranschlüsse einer zweiten Gruppe der mehreren schaltbaren Transistorzellen.

10. Verstellbare Kapazitätsschaltung nach Anspruch 9, wobei die schaltbaren Transistorzellen der ersten Gruppe der mehreren schaltbaren Transistorzellen sich benachbart zueinander und zum ersten Knoten befinden und die schaltbaren Transistorzellen der zweiten Gruppe der mehreren schaltbaren Transistorzellen sich benachbart zueinander und zum zweiten Anschluss befinden.

11. Verstellbare Kapazitätsschaltung nach einem der Ansprüche 8 bis 10, wobei der erste Kondensator mehrere in Reihe geschaltete Kondensatoren umfasst.

12. Verstellbare Kapazitätsschaltung nach einem der Ansprüche 8 bis 11, weiterhin umfassend einen zweiten Kondensator, der zwischen die Lastwege der mehreren schaltbaren Transistorzellen und den zweiten Anschluss gekoppelt ist.

13. Verstellbare Kapazitätsschaltung nach einem der Ansprüche 8 bis 12, wobei die Steuerschaltung konfiguriert ist zum:
aufeinanderfolgenden Erhöhen der Kapazität der verstellbaren Kapazitätszelle durch aufeinanderfolgendes Überführen jeweiliger Steueranschlüsse von benachbarten schaltbaren Transistorzellen vom ersten Signalpegel zum zweiten Signalpegel, und
aufeinanderfolgendes Verringern der Kapazität der verstellbaren Kapazitätszelle durch aufeinanderfolgendes Überführen der jeweiligen Steueranschlüsse von benachbarten schaltbaren Transistorzellen vom zweiten Signalpegel zum ersten Signalpegel.

14. Verstellbare Kapazitätsschaltung nach Anspruch 13, wobei die Steuerschaltung einen Binär-zu-Thermometer-Decodierer umfasst, wobei der Binär-zu-Thermometer-Decodierer Ausgangsanschlüsse umfasst, die an die jeweiligen Steueranschlüsse benachbarter schaltbarer Transistorzellen gekoppelt sind.

15. Verstellbare Kapazitätsschaltung nach einem der Ansprüche 8 bis 14, wobei jede der mehreren schaltbaren Transistorzellen einen HF-MOS-Transistor mit einem an den Steueranschluss gekoppelten Gate umfasst, wobei der HF-MOS-Transistor ausgeschaltet wird, wenn der erste Signalpegel an das Gate angelegt wird, und der HF-MOS-Transistor eingeschaltet wird, wenn der zweite Signalpegel an das Gate angelegt wird.

16. Verstellbare Kapazitätsschaltung nach Anspruch 15, wobei jede der mehreren schaltbaren Transistorzellen weiterhin einen zwischen das Gate des HF-MOS-Transistors und den Steueranschluss gekoppelten Gatewiderstand und einen zwischen einen Drain und eine Source des HF-MOS-Transistors gekoppelten Bias-Widerstand umfasst.

17. Verstellbare Kapazitätsschaltung nach Anspruch 15 oder 16, wobei mindestens eine der mehreren schaltbaren Transistorzellen mehrere in Reihe geschaltete HF-MOS-Transistoren umfasst, wobei Gates der mehreren HF-MOS-Transistoren an den Steueranschluss der mindestens einen der mehreren schaltbaren Transistorzellen gekoppelt sind.

18. Verstellbare Kapazitätsschaltung nach Anspruch 17, wobei mindestens eine der mehreren schaltbaren Transistorzellen weiterhin zwischen Gates von benachbarten einzelnen der mehreren HF-MOS-Transistoren gekoppelte erste Reihenwiderstände und einen zwischen einen ersten der mehreren HF-MOS-Transistoren und den Steueranschluss der mindestens einen der mehreren schaltbaren Transistorzellen gekoppelten zweiten Widerstand umfasst.

19. Verstellbare Kapazitätsschaltung nach einem der Ansprüche 8 bis 18, wobei eine größte Spannungsbeanspruchung proportional zu einer Anzahl schaltbarer Transistorzellen der mehreren schaltbaren Transistorzellen ist.

20. Verstellbare Kapazitätsschaltung nach einem der Ansprüche 8 bis 19, wobei eine kleinste Kapazitätsstufengröße umgekehrt proportional zu einer Anzahl der mehreren schaltbaren Transistorzellen der mehreren schaltbaren Transistorzellen ist.

21. Verstellbare Kapazitätsschaltung nach einem der Ansprüche 8 bis 20, weiterhin umfassend eine parallel zu der verstellbaren Kapazitätszelle gekoppelte schaltbare Kapazitätszelle.

22. Verstellbare Kapazitätsschaltung nach Anspruch 21, wobei die schaltbare Kapazitätszelle einen in Reihe mit einem zweiten Kondensator gekoppelten Schalttransistor umfasst.

23. Schaltung, die Folgendes umfasst:
einen ersten Zweig, der zwischen einen ersten Anschluss und einen zweiten Anschluss gekoppelt ist, wobei der erste Zweig erste Transistoren mit mit einem ersten Kondensator in Reihe gekoppelten Lastwegen umfasst, wobei der Lastweg jedes der ersten Transistoren resistiv ist, wenn der erste Transistor eingeschaltet ist, und kapazitiv ist, wenn der erste Transistor ausgeschaltet ist; und
eine parallel zum ersten Zweig gekoppelte schaltbare Kapazitätsschaltung; und
einen Controller mit an Steueranschlüsse der ersten Transistoren des ersten Zweigs und an einen Steueranschluss der schaltbaren Kapazitätsschaltung gekoppelten Ausgangsanschlüssen, wobei der Controller konfiguriert ist zum Programmieren einer Kapazität der Schaltung durch selektives Einschalten und Ausschalten einzelner der ersten Transistoren des ersten Zweigs.

24. Schaltung nach Anspruch 23, die weiterhin Folgendes umfasst:
einen zweiten Zweig, der zwischen den ersten Anschluss und einen zweiten Anschluss gekoppelt ist, wobei der zweite Zweig zweite Transistoren mit mit einem zweiten Kondensator in Reihe gekoppelten Lastwegen umfasst, wobei der Lastweg jedes zweiten Transistors der zweiten Transistoren resistiv ist, wenn der zweite Transistor eingeschaltet ist, und kapazitiv ist, wenn der zweite Transistor ausgeschaltet ist, und der Controller weiterhin konfiguriert ist zum Programmieren der Kapazität der Schaltung durch selektives Einschalten und Ausschalten einzelner der zweiten Transistoren des zweiten Zweigs.

25. Schaltung nach Anspruch 23, wobei
die schaltbare Kapazitätsschaltung ein an mehrere entsprechende Schalter gekoppeltes binär gewichtetes Kondensatorarray umfasst; und
der Controller konfiguriert ist zum Programmieren der schaltbaren Kapazitätsschaltung das Einschalten und Ausschalten einzelner der mehreren entsprechenden Schalter umfasst.

26. Schaltung nach Anspruch 25, wobei eine Kapazität der ersten Kapazität eine Hälfte einer Kapazität eines kleinsten Kondensators des binär gewichteten Kondensatorarrays ist.

27. Schaltung nach Anspruch 25, wobei der Controller einen Binär-zu-Thermometer-Decodierer mit an die Steueranschlüsse der ersten Transistoren des ersten Zweigs gekoppelten Ausgängen umfasst.

28. Schaltung nach Anspruch 27, weiterhin umfassend eine digitale Eingangsschnittstelle mit höchstwertigen Bits, an die mehreren entsprechenden Schalter der schaltbaren Kapazitätsschaltungen gekoppelt, und niedrigstwertigen Bits, an Eingangsanschlüsse des Binär-zu-Thermometer-Decodierers gekoppelt.

Description:

Die vorliegende Offenbarung betrifft allgemein das technische Gebiet elektronischer Bauelemente und insbesondere ein System und Verfahren für eine schaltbare Kapazität.

Abstimmbare passive Elemente, wie etwa Kondensatoren und Induktoren, werden in einer Vielzahl von Hochfrequenzschaltungen (HF-Schaltungen) verwendet, um verstellbare Anpassungsnetzwerke für Antennen und Leistungsverstärker zu implementieren und eine verstellende Abstimmung für Hochfrequenzfilter bereitzustellen. Aufgrund der hohen Nachfrage und Produktion an tragbaren Einrichtungen kann man derartige abstimmbare passive Elemente in Produkten wie etwa Mobiltelefonen, Smartphones und tragbaren Computern finden. Eine Abstimmung für HF-Schaltungen in solchen Produkten bereitzustellen, gestattet, dass diese Produkte eine Hochleistungs-HF-Übertragung und einen Hochleistungs-HF-Empfang in einer Vielzahl von HF-Bedingungen bereitstellen. Eine programmierbare Abstimmung ist auch bei HF-Einrichtungen hilfreich, die konfiguriert sind, über verschiedene HF-Bänder zu arbeiten, und/oder konfiguriert sind, unter Verwendung verschiedener Standards zu arbeiten.

Abstimmbare Kondensatoren können auf eine Anzahl von Weisen implementiert werden. Beispielsweise kann ein spannungsgesteuerter Kondensator verwendet werden, um eine variable Kapazität bereitzustellen. Eine derartige variable Kapazität kann unter Verwendung einer in Sperrrichtung vorgespannten Diodensperrschicht mit einer Kapazität implementiert werden, die zu der angelegten Sperrvorspannung umgekehrt proportional ist.

Eine andere Möglichkeit, wie eine abstimmbare Kapazität implementiert werden kann, ist durch Verwendung eines Arrays von schaltbaren Kondensatoren, deren verschiedene Elemente über steuerbare Schalter entweder verbunden oder getrennt werden. Eine Herausforderung beim Design eines schaltbaren Kondensators besteht in der Behandlung der Effekte der parasitären Kapazität von zum Implementieren der Schalter verwendeten Transistoren. Solche, mit den Schalttransistoren assoziierte parasitäre Kapazitäten können zu der schaltbaren Kapazität eine zusätzliche Kapazität hinzufügen, die die Genauigkeit und den Abstimmbereich der Schaltung verringern und/oder die parasitäre Belastung erhöhen kann.

Gemäß einer Ausführungsform umfasst eine verstellbare Kapazitätsschaltung einen ersten Zweig umfassend mehrere Transistoren mit in Reihe mit einem ersten Kondensator gekoppelten Lastwegen. Ein Verfahren zum Betreiben der verstellbaren Kapazitätsschaltung beinhaltet das Programmieren einer Kapazität durch selektives Einschalten und Ausschalten einzelner der mehreren Transistoren, wobei der Lastweg jedes Transistors der mehreren Transistoren resistiv ist, wenn der Transistor eingeschaltet ist, und kapazitiv ist, wenn der Transistor ausgeschaltet ist.

Für ein umfassenderes Verständnis der vorliegenden Erfindung und ihrer Vorteile wird nun auf die folgenden Beschreibungen in Verbindung mit den beiliegenden Zeichnungen Bezug genommen. Zuerst werden die beiliegenden Zeichnungen kurz beschrieben:

1 veranschaulicht eine herkömmliche programmierbare Kapazitätsschaltung;

2a2e veranschaulichen verschiedene veranschaulichende Schaltnetzwerke;

3a3b veranschaulichen Ausführungsformen von programmierbaren Kapazitätsschaltungen;

4 veranschaulicht eine Ausführungsform von programmierbaren Kapazitätsschaltungen, die binär gewichtete Kondensatoren parallel zu in Reihe geschalteten programmierbaren Kapazitäten verwendet;

5 veranschaulicht ein Blockdiagramm einer Ausführungsform einer integrierten Schaltung;

6 veranschaulicht eine weitere Ausführungsform einer programmierbaren Kapazitätsschaltung;

7a7b veranschaulichen ein Schemadiagramm und entsprechendes Layoutdiagramm eines programmierbaren Kapazitätsschaltungs-IC;

8a8c veranschaulichen grafische Darstellungen von Leistungsmessungen einer Ausführungsform eines programmierbaren Kapazitäts-IC;

9a9e veranschaulichen Ausführungsformen von HF-Schaltungen, die Ausführungsformen von programmierbaren Kapazitätsschaltungen verwenden; und

10 veranschaulicht ein Flussdiagramm einer Ausführungsform eines Verfahrens.

Entsprechende Zahlen und Symbole in verschiedenen Figuren beziehen sich allgemein auf entsprechende Teile, sofern nicht etwas Anderes angegeben ist. Die Figuren wurden gezeichnet, um die relevanten Aspekte der bevorzugten Ausführungsformen klar zu veranschaulichen, und sie sind nicht notwendigerweise maßstabsgetreu gezeichnet. Zur klareren Veranschaulichung gewisser Ausführungsformen kann auf eine Figurzahl ein Buchstabe folgen, der Variationen der gleichen Struktur, des gleichen Materials oder Prozessschritts anzeigt.

Unten werden veranschaulichende Ausführungsformen im Detail beschrieben. Insbesondere werden unten das Herstellen und das Verwenden der gegenwärtig bevorzugten Ausführungsformen ausführlich erörtert. Es versteht sich jedoch, dass die vorliegende Erfindung viele anwendbare erfindungsgemäße Konzepte liefert, die in einer großen Vielzahl spezifischer Kontexte verkörpert werden können. Die erörterten spezifischen Ausführungsformen veranschaulichen lediglich spezifische Wege zum Herstellen und Verwenden der Erfindung und beschränken nicht den Schutzbereich der Erfindung.

Die vorliegende Erfindung wird bezüglich bevorzugter Ausführungsformen in einem spezifischen Kontext, einem System und Verfahren für eine schaltbare Kapazität, die in HF-Schaltungen verwendet werden kann, um Abstimmung für Antennen, Anpassungsnetzwerke und Filter bereitzustellen, beschrieben. Die Erfindung kann auch auf andere Systeme und Anwendungen angewendet werden, einschließlich anderer Schaltungen, die eine programmierbare Kapazität verwenden, wie etwa digital abstimmbare Oszillatoren, um einen großen Ausgabefrequenzbereich zu ermöglichen.

Bei Ausführungsformen der vorliegenden Erfindung enthält eine schaltbare Kapazitätsschaltung mehrere schaltbare Kapazitätszweige, so dass eine programmierbare Kapazität gemäß der Summe der Kapazitäten der verschiedenen Zweige gewählt werden kann. Mindestens einer der Zweige enthält mehrere in Reihe geschaltete HF-Schalttransistoren, die in Reihe mit einer festen Kapazität gekoppelt sind. Ein Controller ist konfiguriert zum selektiven Einschalten und Ausschalten einzelner der in Reihe geschalteten Schalttransistoren, so dass die Reihenkombination aus der parasitären Kapazität der Aus-Transistoren und der festen Kapazität eine kleine programmierbare Kapazität bildet, die zum Feinabstimmen der Kapazität der schaltbaren Kapazitätsschaltung verwendet werden kann. Bei einigen Ausführungsformen kann ein erster Zweig mit den in Reihe geschalteten HF-Schalttransistoren parallel zu mehreren schaltbaren Kapazitätszweigen mit binär gewichteten Kondensatoren gekoppelt sein. Bei derartigen Ausführungsformen kann der Controller die binär gewichteten Zweige gemäß einem binären Code wählen und die in Reihe geschalteten Schalttransistoren des ersten Zweigs gemäß einem Thermometercode wählen. Zu Vorteilen einiger Ausführungsformen zählt die Fähigkeit zum Programmieren feiner inkrementeller Änderungen bei Kapazitätswerten bezüglich einer größeren Gesamtkapazität für ein präziseres Abstimmverhältnis.

1a veranschaulicht eine herkömmliche digital abstimmbare Kondensatorschaltung 100, die binär gewichtete Kondensatoren 104, 106, 108 und 110 enthält, von denen jeder an Reihenschalter 120, 122, 124 bzw. 126 gekoppelt ist. Die Werte der Kondensatoren 104, 106, 108 und 110 betragen 2N·C0, 2·C0, C0 bzw. C0/2. Jeder der Kondensatoren 104, 106, 108 und 110 ist an ein Ausgangspad 102 sowie an einen Transistor 113 für Schutz vor elektrostatischer Entladung (ESD – Electrostatic Discharge) gekoppelt. Diese Kondensatoren können beispielsweise unter Verwendung von MIM(Metal-Insulator-Metal)-Kondensatoren oder mehreren derartigen, in Reihe gekoppelten Kondensatoren implementiert werden. Jeder der Schalter 120, 122, 124 und 126 ist mit dem Ausgangspad 103 verbunden, so dass die Menge an Kapazität zwischen den Ausgangspads 102 und 103 unter Verwendung digitaler Signale DN, D2, D1 und D0 steuerbar ist. Falls beispielsweise das Signal D2 auf einem logischen High ist, wodurch der Reihenschalter 122 eingeschaltet wird, und die Signale DN, D2, D1 und D0 oder Low sind, wodurch die Reihenschalter 120, 124 und 126 ausgeschaltet werden, dann beträgt die am Ausgangspad 102 gesehene kapazitivite Last etwa 2·C0. Die Schalter 120, 122, 124 und 126 werden unter Verwendung von Reihentransistoren 118 implementiert, die über Widerstände 118 jeweils mit ihrer jeweiligen Steuerspannung verbunden sind. Wie gezeigt, hängt die Anzahl der digital programmierbaren Kapazitätsschritte von der Anzahl der Zweige ab. Um kleinere Schritte für eine präzisere Kondensatoreinstellung hinzuzufügen, können somit mehr Zweige hinzugefügt und an die niedrigstwertigen Bits (LSBs) des binären Eingangsworts gekoppelt werden.

Ein Problem mit dem Ninzufügen weiterer Zweige der digital abstimmbaren Kondensatorschaltung besteht darin, dass die kleinste programmierbare Kapazität durch die parasitäre Kapazität der jeweiligen Zweige begrenzt wird. Eine derartige parasitäre Kapazität kann beispielsweise auf eine parasitäre Platten-zu-Substrat-Kapazität von festen Kondensatoren 104, 106, 108 und 110 oder auf die parasitäre Kapazität von Schaltern 120, 122 und 124, wenn sie ausgeschaltet sind, zurückzuführen sein. Allgemein kann die Kapazität einer mehrzweigigen abstimmbaren Kondensatorschaltung ausgedrückt werden als: wobei C die Gesamtkapazität der mehrzweigigen abstimmbaren Kondensatorschaltung ist, N die Anzahl der Zweige ist, Cion die Kapazität des i-ten Zweigs ist, wenn der i-te Zweig eingeschaltet ist, und Cioff die Kapazität des i-ten Zweigs ist, wenn der i-te Zweig ausgeschaltet ist und durch die parasitäre Kapazität des i-ten Zweigs dominiert wird. Ein Abstimmverhältnis TR kann weiterhin definiert werden als: wobei Cmax die größte Kapazität der mehrzweigigen abstimmbaren Kapazitätsschaltung gemäß Gleichung (1) ist, wenn alle Transistoren aller Zweige eingeschaltet sind, und Cmin die kleinste Kapazität der mehrzweigigen abstimmbaren Kapazitätsschaltung gemäß Gleichung (1) ist, wenn alle Transtoren aller Zweige ausgeschaltet sind. Aus den Gleichungen (1) und (2) ist ersichtlich, dass das Abstimmverhältnis durch die kleinste Kapazität Cmin begrenzt sein kann. Dementsprechend hat das Hinzufügen von mehr LSB-Zweigen, um die Präzision der digital abstimmbaren Kondensatorschaltung 100 zu erhöhen, einen abnehmbaren Nutzen aufgrund der parasitären Aus-Kapazität der zusätzlichen Zweige.

Bei Ausführungsformen der vorliegenden Erfindung können zusätzliche LSBs an Auflösung durch Verwenden der Aus-Kapazität von in Reihe gestapelten Schalttransistoren hinzugefügt werden. Bei einer Ausführungsform kann ein programmierbarer Kondensatorzweig unter Verwendung der parasitären Kapazitäten eines HF-Schalters implementiert werden. 2a veranschaulicht einen HF-Schalter, der MOS-Transistoren MSW enthält, deren Lastwege in Reihe gekoppelt sind und deren Gateverbindungen über Reihengatewiderstände RGATE an den Gatespannungsgenerator VGATE gekoppelt sind. Bei der Ausführungsform von 2a sind interne Source-/Drainverbindungen über Widerstände RDS an Masse gekoppelt. Bei einem Beispiel kann eine Ausführungsform der Widerstände RDS etwa 400 kΩ betragen, doch können andere Werte verwendet werden. Wie gezeigt wird der Transistor MSW unter Verwendung eines NMOS-Bauelements implementiert, doch kann der Transistor MSW unter Verwendung eines PMOS-Bauelements oder eines anderen Transistortyps in einem CMOS-Bulk, CMOS-SOI unter Verwendung von Dünn- oder Dickschicht-Silizium-auf-Isolator(SOI)-, GaAs-HEMTs- oder anderer Technologie vom FET-Transistortyp implementiert werden. In einigen Fällen können auch PIN-Dioden verwendet werden.

Wie gezeigt besitzen MOS-Transistoren MSW Gate-Drain-Kapazitäten Cgd und Gate-Source-Kapazitäten Cgs. Wenn die Widerstände RGATE eine Impedanz besitzen, die ausreichend größer ist als die kapazitiven Impedanzen von Cgd und Cgs, sind diese parasitären Überlappungskapazitäten symmetrisch über alle MOS-Transistoren MSW verteilt, wenn die Transistoren MSW abgeschaltet sind. Somit ist die Kapazität zwischen dem Eingangsknoten In und dem Ausgangsknoten Out ungefähr die Reihenkombination aus Gate-Drain-Kapazitäten Cgd und Gate-Source-Kapazitäten Cgs. 2b veranschaulicht eine alternative Ausführungsform eines NF-Schalters, bei dem die Source-/Drainverbindungen der MOS-Transistoren MSW unter Verwendung von Reihenwiderständen RDS vorgespannt sind.

Bei einer Ausführungsform wird das Stapeln von Transistoren in einer gemeinsamen Gatekonfiguration zum Implementieren eines programmierbaren Kondensators verwendet. Unter der Annahme, dass RGATE einen hohen ohmschen Wert besitzt, beträgt die parasitäre Aus-Kapazität von in Reihe gestapelten MOS-Transistoren insgesamt: Coff = WCgs2N,(3)wobei W die Transistorbreite ist, Cgs die Gate-/Source- und Gate-/Drain-Überlappungskapazität ist und N die Anzahl der in Reihe gekoppelten Transistoren ist. Wie durch die obige Gleichung ersichtlich ist, nimmt die parasitäre Aus-Kapazität Coff insgesamt zu, wenn N reduziert wird, und nimmt ab, wenn N erhöht wird.

2 veranschaulicht ein Diagramm, wie ein NMOS-Schalttransistor zum Implementieren eines Widerstands verwendet werden kann, wenn der Transistor eingeschaltet ist, und einer Kapazität, wenn der Transistor ausgeschaltet ist. Bei einer Ausführungsform wird eine positive Spannung VGATE zwischen dem Gate und der Source eines NMOS-Transistors angelegt, um den NMOS-Transistor einzuschalten, um einen Drain-Source-Widerstand von RON zu erzielen. Andererseits kann der NMOS-Transistor ausgeschaltet werden durch Anlegen einer Spannung zwischen dem Gate und der Source des NMOS-Transistors, die den NMOS-Transistor ausschaltet. Bei einigen Ausführungsformen wird eine negative Spannung –VGATE zwischen dem Gate und der Source des NMOS-Transistors angelegt, um sicherzustellen, dass dieser Kanal vollständig ausgeschaltet ist. Wenn der Transistor ausgeschaltet ist, erscheint die parasitäre Kapazität COFF über dem Drain und der Source des NMOS-Transistors. Bei einigen Ausführungsformen wird eine Body-Floating-Technik verwendet, bei der das Substrat des Schalttransistors potentialfrei gelassen wird und nicht vorgespannt ist. Bei solchen Ausführungsformen ist es möglich, die Transistoren mit einer positiven Spannung (z. B. 1,5 V) vorzuspannen, um die Transistoren einzuschalten, und mit Masse oder einer Nullspannung, um die Transistoren auszuschalten. Solche Ausführungsformen können ohne Verwendung einer Ladepumpe implementiert werden, um eine negative Spannung zu generieren, wodurch zusätzliche Leistung und Siliziumfläche eingespart werden, die durch die Ladepumpe benötigt worden wären. In einigen Fällen jedoch kann die Verwendung der Floating-Body-Technik einen gewissen Abstrich bei der HF-Leistung bedeuten.

Die 2d und 2e veranschaulichen, wie eine Reihe von in Reihe mit dem festen Kondensator CFIXED gekoppelten gestapelten NMOS-Transistoren zum Implementieren einer programmierbaren Kapazität bei niedrigen kapazitiven parasitären Effekten bei einigen Ausführungsformen implementiert werden kann. Wie in 2d gezeigt, sind die in Reihe gestapelten NMOS-Transistoren MSW in Reihe mit dem Kondensator CFIXED gekoppelt. Jeder Transistor besitzt einen Gatewiderstand RGATE, der zwischen sein Gate und seinen jeweiligen Steuerspannungsgenerator gekoppelt ist, um die Gate-Drain-Kapazität des Transistors MSW von einer möglichen niedrigen Impedanz des Steuerspannungsgenerators zu entkoppeln. Der parallel zu dem Lastweg des Transistors MSW gekoppelte Widerstand RDS liefert in Verbindung mit einem zwischen einen Zwischenpunkt in den Lastwegen der in Reihe gekoppelten Einrichtung und Masse gekoppelten Vorwiderstand RB eine Vorspannung an alle der Schalttransistoren. Bei einer Ausführungsform beträgt RD etwa 40 kΩ und der Widerstand RB etwa 1 MΩ, um zu verhindern, dass HF-Signale an Masse gekoppelt werden. Alternativ können andere Werte verwendet und/oder andere Vorspannungen verwendet werden. Bei einigen Ausführungsformen kann eine positive Spannung wie etwa 1,5 V zwischen einem Gate und einer Source des Transistors angelegt werden, um ihn einzuschalten, und eine negative Spannung wie etwa –1,5 V kann zwischen einem Gate und einer Source des Transistors angelegt werden, um ihn auszuschalten. Bei alternativen Ausführungsformen können je nach den bestimmten Kennlinien des bestimmten angesteuerten Transistors andere Spannungen angelegt werden.

2e ist eine Ersatzschaltung der programmierbaren Kapazität der Schaltung von 2d. Hier ist die Aus-Kapazität jedes NMOS-Transistors als ein Kondensator Cp modelliert, der durch den Ein-Kanal-Widerstand jedes Rch des NMOS-Transistors über den Schalter Sw selektiv kurzgeschlossen wird. Während des Betriebs werden verschiedene Schalter ein- und ausgeschaltet, um die Gesamtkapazität der in Reihe mit dem Kondensator CFIXED gekoppelten Kette von Transistoren zu programmieren. Wenn beispielsweise alle der Schalter Sw geschlossen sind, was dem Fall entspricht, wenn alle der Transistoren MSW eingeschaltet sind, besitzt die programmierbare Kapazität eine größte Kapazität von etwa CFIXED. Wenn andererseits alle der Schalter offen sind, was dem Fall entspricht, wenn alle der Transistoren MSW ausgeschaltet sind, ist die Gesamtkapazität der programmierbaren Kapazitätsschaltung die Reihenkombination des festen Kondensators CFIXED und der parasitären Aus-Kapazitäten Cp jedes Transistors MSW. Dementsprechend wird durch Abschalten aller der Transistoren MSW eine kleinste Kapazität gewählt.

Es versteht sich, dass in verschiedenen Ausführungsformen eine beliebige Anzahl von in Reihe gestapelten Transistoren zum Implementieren einer Ausführungsform von programmierbaren Kondensatoren verwendet werden kann. In einigen Fällen hat das Erhöhen der Anzahl an Transistoren den zusätzlichen Vorzug, dass die an jedem Transistorbauelement auftretende Spannungsbeanspruchung reduziert wird. Bei verschiedenen Ausführungsformen ist die Anzahl an Reihentransistoren eine Funktion der Anzahl an Kapazitätsschritten sowie eine Funktion der Anzahl an Transistoren, die benötigt wird, um in solchen Fällen einer Spannungsbeanspruchung standzuhalten, wenn Signale mit hoher Amplitude an programmierbare Kondensatoren angelegt werden. Als solches können zum Implementieren wählbarer Kapazitäten verwendete Transistoren zusammen gruppiert werden, wie in 3 gezeigt.

3 veranschaulicht einen programmierbaren Kondensator 300, der Schaltergruppen 302, 304 und 306 enthält, die zwischen Port 1 und Port 2 gekoppelt sind, die verwendet werden, um eine Ausführungsform einer in Reihe geschalteten Kapazität zu implementieren. Wie gezeigt, besitzt Gruppe 302 drei in Reihe geschaltete NMOS-Schalttransistoren, die durch ein Steuersignal CTL1 gesteuert werden, die Gruppe 304 besitzt zwei NMOS-Schalttransistoren, die durch ein Steuersignal 304 gesteuert werden, und die Gruppe 306 besitzt einen einzelnen, durch ein Steuersignal CTLn gesteuerten NMOS-Schalttransistor. Durch das Verwenden mehrerer Transistoren pro Gruppe kann die Spannungsbewältigung des programmierbaren Kondensators 300 gesteigert werden. Bei verschiedenen Ausführungsformen kann der programmierbare Kondensator 300 eine beliebige Anzahl an Schaltgruppen besitzen. Bei einigen Ausführungsformen sind die Gruppen 302, 304 und 306 in Reihe mit einem festen Kondensator wie etwa einem MIM-Kondensator gekoppelt. Alternativ sind die Gruppen 302, 304 und 306 direkt zwischen die Ports 1 und 2 ohne einen dazwischenliegenden festen Kondensator gekoppelt. Um die kapazitive Kennlinie des programmierbaren Kondensators 300 beizubehalten, wird mindestens eine Transistorgruppe ausgeschaltet gehalten.

Wie weiter gezeigt wird, enthalten die Gruppen 302 und 304 mit mehr als einem Schalttransistor Widerstände RG1, die zwischen die jeweiligen Gates jedes der Schalttransistoren der Gruppe gekoppelt sind, und einen Gatewiderstand RG2, der zwischen das Gate eines Schalttransistors der Gruppe und das jeweilige Steuersignal der Gruppen gekoppelt ist. Durch Koppeln der Widerstände RG1 zwischen jeweilige Gates der Transistoren jeder Gruppe kann die durch die Gates der obersten Transistoren jeder Gruppe gesehene Impedanz hochgehalten werden, um den Effekt weiter zu reduzieren, dass die Gate-Drain-Kapazität aufgrund einer niedrigen Impedanz, die durch die Schaltung präsentiert wird, die die Steuersignale CTL1, CTL2 und CTLn erzeugt, an eine AC-Masse gekoppelt wird. Bei einer Ausführungsform betragen die Widerstände RG1 und RG2 etwa 150 kΩ. Alternativ können andere Werte verwendet werden. Bei alternativen Ausführungsformen der vorliegenden Erfindung können die Gates jedes Transistors in jeder Gruppe 302, 304 und 306 mit ihrem jeweiligen Steuersignal parallel zu seinem eigenen jeweiligen Gatewiderstand verbunden werden.

Bei einigen Ausführungsformen werden die Gruppen 302, 304 und 306 über das Steuersignal CTL1 nacheinander beginnend mit Gruppe 302 eingeschaltet und endend mit der letzten Gruppe 306 über das Steuersignal CTLn. Die resultierende programmierte Kapazität des programmierbaren Kondensators 300 hängt von der Kapazität aller der Aus-Transistoren zusammen in Reihe mit den Ein-Transistoren ab. In einigen Fällen kann die abstimmbare Kapazität aufgrund der parasitären Kapazität eines Transistors geteilt durch die Anzahl der Aus-Transistoren eine nichtlineare Abstimmkennlinie besitzen. Unter der Annahme, dass jeder Transistor MSW die gleiche Größe besitzt, besitzt die abstimmbare Kapazität des in 3a gezeigten programmierbaren Kondensators 300 ein nichtlineares Verhalten gemäß der folgenden Gleichung wobei Coff(lxmsw) die parasitäre Kapazität eines gestapelten Aus-Transistors darstellt und nbMSWoff die Anzahl der Aus-Transistoren innerhalb der gleichen gestapelten Zweigtransistoren darstellt.

3b veranschaulicht eine weitere Ausführungsform eines programmierbaren Kondensators 320, der feste Kondensatoren C1 und Cn und in Reihe geschaltete NMOS-Transistoren 322, 324, 326 und 330 enthält, die durch Steuersignale CTL1, CTL2, CTL3 und CTLn gesteuert werden, sowie NMOS-Transistoren 328a und 328b, die in Gruppe 328 zusammen gruppiert sind und durch das Steuersignal CTL4 gesteuert werden. Bei einer Ausführungsform werden die Kondensatoren C1 und Cn unter Verwendung von niedrigwertigen MIM-Kondensatoren implementiert. Da niedrigwertige MIM-Kapazitäten eine hohe Impedanz bereitstellen, kann die Beanspruchung der zwischen Port 1 und Port 2 angelegten Spannung über den Kondensatoren C1 und Cn anstatt über den in Reihe geschalteten NMOS-Transistoren 322, 324, 326, 328a, 328b und 330 konzentriert werden.

4 veranschaulicht eine Ausführungsform eines Mehrbit-programmierbaren Kondensators 400 mit mehreren Zweigen, die mehrere Kapazitäten C0 in Reihe mit einem Schalttransistor enthalten. Diese Zweige werden durch einen in Reihe mit dem Schalter 420 gekoppelten Kondensator 404 und einen in Reihe mit dem Schalter 422 gekoppelten Kondensator 406 dargestellt. Wie gezeigt, besitzt der Kondensator 406 einen Wert von 2·C0 und der Kondensator 404 einen Wert von 2N·C0. Bei verschiedenen Ausführungsformen können auch weitere Zweige mit anderen binär gewichteten Vielfachen von C0 bis zu einem Wert von 2N-1·C0 parallel zu den gezeigten Zweigen gekoppelt werden. Ein weiterer Zweig mit dem Kondensator 408, in Reihe mit den in Reihe geschalteten Transistoren 426 gekoppelt, kann verwendet werden zum Implementieren der LSBs des Mehrbit-programmierbaren Kondensators 400 gemäß oben beschriebener Ausführungsformen. Während des Betriebs können die LSBs des Mehrbit-programmierbaren Kondensators 400 durch Ein- und Ausschalten verschiedener einzelner der in Reihe geschalteten Transistoren 406 gewählt werden. Bei einigen Ausführungsformen kann das Konzept der oben beschriebenen und bezüglich des in Reihe geschalteten. Transistors 426 implementierten in Reihe programmierbaren Zweige auch auf die Schaltblöcke 420 und 422 der anderen Zweige angewendet werden. Außerdem können bei einigen Ausführungsformen die Kapazitäten der verschiedenen Zweige eine nicht-binäre Gewichtung enthalten.

Bei der Ausführungsform 426 ist die durch einen Transistorstapel generierte globale parasitäre Kapazität die Parasitäre eines Aus-Transistors geteilt durch die Anzahl an Transistoren im Aus-Modus gemäß der oben beschriebenen Gleichung (4). Dementsprechend beträgt die globale Kapazität CLSB des LSB-Zweigs 400, der den Kondensator 408 und die in Reihe geschalteten Transistoren 426 enthält: wobei C0 die Kapazität des Kondensators 408 ist, Cmswoff die Kapazität von in Reihe geschalteten Schaltern 426 ist, wenn alle Transistoren ausgeschaltet sind.

5 veranschaulicht ein Blockdiagramm einer Ausführungsform einer integrierten Schaltung (IC) 500, die zum Implementieren einer Ausführungsform einer programmierbaren Kapazitätsschaltung verwendet werden kann. Wie gezeigt, enthält der IC 500 einen Controller 501 mit einem Eingang, der über einen Schnittstellenpin 510 an einen digitalen Schnittstellenbus DIG gekoppelt ist und an eine Ausführungsform einer programmierbaren Kapazitätsschaltung gekoppelt ist, die durch einen binär gewichteten Kondensatorblock 504 dargestellt wird, was die MSBs der programmierbaren Kapazität und des in Reihe geschalteten Transistorblocks 506 in Reihe mit dem Kondensator 507 implementiert, der die LSBs der programmierbaren Kapazität implementiert, wie bezüglich Ausführungsformen hierin erörtert. Jedes des binär gewichteten Kondensatorblocks 504 und der programmierbaren Kapazität und des in Reihe geschalteten Transistorblocks 506 ist parallel zueinander und an die Pins 102 und 103 gekoppelt. Bei einer Ausführungsform enthält der Controller 501 eine an den digitalen Bus DIG gekoppelte serielle Schnittstelle 502. Die serielle Schnittstelle 502 kann beispielsweise unter Verwendung einer SPI-Schnittstelle und einer I2C-Schnittstelle-, MIPI/RFFE- oder einer anderen, in der Technik bekannten seriellen Schnittstelle implementiert werden. Bei alternativen Ausführungsformen der vorliegenden Erfindung kann die serielle Schnittstelle 502 auch unter Verwendung einer parallelen Schnittstelle implementiert werden.

Bei einer Ausführungsform liest die serielle Schnittstelle 502 ein Kapazitätssteuerwort von dem Bus DIG, das MSBs und LSBs enthält. Die MSBs werden direkt an binär gewichtete Kondensatoren 504 geschickt, während die LSBs durch den Binär-zu-Thermometer-Decodierer 508, der zwischen die serielle Schnittstelle 502 und in Reihe geschaltete Transistoren 506 gekoppelt ist, verarbeitet. Bei einigen Ausführungsformen ist der Ausgang des Binär-zu-Thermometer-Decodierers 508 an benachbarte, in Reihe geschaltete Transistoren gekoppelt, so dass benachbarte Bauelemente aktiviert und deaktiviert werden, wenn der Thermometercode zunimmt und abnimmt. Der Controller 501 kann unter Verwendung von in der Technik bekannten digitalen Schaltungen implementiert werden. Bei einigen Ausführungsformen können pegelverschiebende Puffer 520 und 522 verwendet werden, um die im Controller 501 verwendeten Logikpegel auf Spannungspegel für die Schalter innerhalb des binär gewichteten Kondensatorblocks 504 und den in Reihe geschalteten Transistorblock 506 zu verschieben.

Bei einigen Ausführungsformen wird die zum Aktivieren von binär gewichteten Kondensatoren 504 verwendete binäre Codierung beispielsweise über eine Strecke 512 auch zu in Reihe geschalteten Transistoren 506 weitergeleitet. Außerdem kann bei einigen Ausführungsformen die binäre Codierung auch zum Aktivieren der Bits unter Verwendung der Thermometercodierung verwendet werden. Beispielsweise generiert ein nichtgezeigtes Register die volle Anzahl von binär codierten Bits (z. B. 7 Bit), während ein zweites Register einen Thermometercode auf der Basis der letzten wenigen niedrigwertigsten Bits (z. B. 2 Bit) generiert. Bei derartigen Ausführungsformen könnte bewirkt werden, dass die letzten wenigen Bits wegen mehr Flexibilität ein hybrides Binär-/Thermometercodierungsschema enthalten.

Es versteht sich, dass die IC 500 lediglich eines von vielen Beispielen einer Ausführungsform von Implementierungen für eine Ausführungsform von programmierbaren Kondensatorsystemen ist. Bei alternativen Ausführungsformen könnten andere Schaltungen verwendet werden. Beispielsweise kann bei einer alternativen Ausführungsform eine Nachschlagetabelle verwendet werden, um einen Eingangscode abzubilden, der zum Wählen eines Kapazitätswerts zum Schalten von Signalen verwendet wird, die verwendet werden zum Programmieren des binär gewichteten Kondensatorblocks 504 und des in Reihe geschalteten Transistorblocks 506. Eine derartige Implementierung kann beispielsweise zum Kalibrieren und/oder Linearisieren der Kapazität-Eingangscode-Antwort verwendet werden. Beispielsweise kann bei einigen Ausführungsformen der in Reihe geschaltete Transistorblock 506 zusätzliche Programmierungsebenen besitzen, die als Kalibrierungsbits verwendet werden können. Bei einigen Ausführungsformen kann die globale Toleranz des verwendeten jeweiligen Prozesses durch Anwenden eines Codeoffsets kalibriert werden, um die Offsetkapazität zu kompensieren. Falls beispielsweise die Toleranz für MIM-Kondensatoren etwa +/–7% beträgt, könnte eine Offsetkapazität von +/–7% angewendet werden. Diese Offsetkapazität kann auf eines oder mehrere der gesamten Bits angewendet werden, so dass die übrigen Bits unverändert bleiben. Kalibrierungsbits können von existierenden LSB-Bits zugewiesen werden, bei denen ein gewisser Bereich geopfert wird, oder können unter Verwendung zusätzlicher Zweige implementiert werden. Bei einigen Ausführungsformen kann die Kalibrierung durch einen Platinen- oder Systemhersteller während der Produktion des HF-Systems programmiert werden. Bei einigen Ausführungsformen kann auch eine Nachschlagetabelle verwendet werden, um eine nichtlineare Abbildung vom Eingangscode auf die Ausgangskapazität zu erzeugen.

6 veranschaulicht ein spezifisches Ausführungsbeispiel einer programmierbaren Kapazität 600, die n-Zweige enthält, die jeweils zwei Kondensatoren mit jeweils einem Wert von 2n-1·C1 besitzen. Zur Vereinfachung der Darstellung sind nur der erste LSB-Zweig 602, der zweite Zweig 604 und der MSB-Zweig 606 gezeigt. Außerdem ist zur Vereinfachung der Darstellung jeder Zweig mit sechs Transistoren gezeigt. Bei alternativen Ausführungsformen können mehr oder weniger Transistoren verwendet werden. Wie gezeigt, sind Steuersignale CTLb und CTLn, die mit dem zweiten Zweig 604 und dem MSB-Zweig 606 assoziiert sind, mit den Gates aller Schalttransistoren verbunden, während die Steuersignale CTL1a, CTL2a, CTL3a, CTL4a und CTLna mit verschiedenen Transistoren und/oder Gruppen von Transistoren innerhalb des LSB-Zweigs 602 verbunden sind. Wie weiter gezeigt wird, gibt es eine Gruppe von zwei an das Steuersignal CTL4a gekoppelten Transistoren, während die übrigen Transistoren an ihre eigenen individuellen Transistoren gekoppelt gezeigt sind. Es versteht sich, dass bei alternativen Ausführungsformen verschiedene Transistoren innerhalb des LSB-Zweigs 602 gruppiert oder entgruppiert werden können. Bei einigen Ausführungsformen kann eine separate Steuerung individueller Transistoren in einem Zweig, wie durch Zweig 602 implementiert, auch auf einen oder mehrere der anderen Zweige 604 und 606 angewendet werden, um eine feinere Auflösung und mehr Programmierungsflexibilität bereitzustellen.

7a veranschaulicht ein Schemadiagramm einer Ausführungsform einer integrierten Schaltung (IC) 700, die eine programmierbare Kapazität mit 7 Bits an Grobauflösung plus zusätzlicher Feinauflösung implementiert, bereitgestellt durch zwei Zweige von individuell wählbaren in Reihe geschalteten Transistoren gemäß oben beschriebenen Ausführungsformen. Wie gezeigt, enthält die IC 700 sieben Zweige. Der erste Zweig enthält individuell adressierbare, in Reihe geschaltete Transistoren 702, die mit zwei 120-fF-Kondensatoren in Reihe gekoppelt sind, und der zweite Zweig enthält individuell adressierbare in Reihe geschaltete Transistoren 704, die mit zwei 320-fF-Kondensatoren in Reihe gekoppelt sind. Die Transistoren des ersten Zweigs sind unter Verwendung von 20-Bit-Steuersignalen CTL<1:20>a adressierbar, um eine Kapazität zu wählen, die von einer sehr niedrigen Kapazität zu einer Kapazität von etwa 60 fF reicht, und die Transistoren des zweiten Zweigs sind unter Verwendung von 20-Bit-Steuersignalen CTL<1:20>b adressierbar, um eine Kapazität zu wählen, die von einer sehr niedrigen Kapazität zu einer Kapazität von etwa 160 fF reicht. Bei verschiedenen Ausführungsformen wird der zweite Zweig über Steuersignale CTL<1:20>b programmiert, eine Nennkapazität von etwa 120 fF zu besitzen, doch kann während des Betriebs ein beliebiger wählbarer Wert verwendet werden. Bei einigen Ausführungsformen besitzen die in Reihe geschalteten Transistoren 702 und 704 20 in Reihe geschaltete Transistoren M1a bis M20a bzw. M1b bis M20b. Alternativ können die in Reihe geschalteten Transistoren 702 und 704 mehr als 20 Transistoren enthalten durch Zusammengruppieren mehrerer Transistoren, um das gleiche Steuersignal zu empfangen.

Der dritte Zweig enthält Transistoren 706, die mit zwei 640-fF-Kondensatoren in Reihe gekoppelt sind, der vierte Zweig enthält Transistoren 708, die mit zwei 1,25-pF-Kondensatoren in Reihe gekoppelt sind, der fünfte Zweig enthält Transistoren 710, die mit zwei 2,5-pF-Kondensatoren in Reihe gekoppelt sind, der sechste Zweig enthält Transistoren 712, die mit zwei 5-pF-Kondensatoren in Reihe gekoppelt sind, und der siebte Zweig Transistoren 714, die mit zwei 10-pF-Kondensatoren in Reihe gekoppelt sind. Alle der Transistoren in jedem Transistorsatz 706, 708, 710, 712 und 714 sind mit ihrem jeweiligen Steuersignal CTLc, CTLd, CTLe, CTLf und CTLg verbunden, weshalb jeder Transistorsatz 706, 708, 710, 712 und 714 als ein Schalter fungiert, der die jeweiligen Zweigkondensatoren wählt. Dementsprechend besitzt der dritte Zweig eine wählbare Kapazität von 320 fF, der vierte Zweig besitzt eine wählbare Kapazität von 625 fF, der fünfte Zweig besitzt eine wählbare Kapazität von 1,25 pF, der sechste Zweig besitzt eine wählbare Kapazität von 2,5 pF und der sechste Zweig besitzt eine wählbare Kapazität von 5 pF. Es versteht sich, dass bei alternativen Ausführungsformen der vorliegenden Erfindung zusätzliche Zweige aus individuell wählbaren, in Reihe geschalteten Transistoren verwendet werden können, wobei die Werte der Kondensatoren der individuellen Zweige verschieden sein können, mehr oder weniger als 7 Zweige verwendet werden können und mehr oder weniger als 20 Transistoren in Reihe gestapelt werden können. Wenngleich nicht alle der Zweige im IC 700 präzise binär gewichtet sind, kann eine binäre Gewichtung auf andere Ausführungsformen angewendet werden.

7b veranschaulicht ein Layoutdiagramm einer Ausführungsform einer integrierten Schaltung (IC) 700, die dem Schemadiagramm von 7a entspricht, sowie eine detaillierte Ansicht 730 von Kondensatoren des ersten und zweiten Zweigs. Bei einer Ausführungsform wird die IC 700 unter Verwendung eines 130-nm-Bulk-CMOS-Prozesses implementiert, bei dem Schalttransistoren mit mindestens 1,5 V angesteuert werden, um die Transistoren einzuschalten, und höchstens –1,5 V, um die Transistoren auszuschalten. Bei alternativen Ausführungsformen können jedoch andere Prozesse verwendet werden.

Die 8a8c veranschaulichen grafische Darstellungen von Messergebnissen einer Ausführungsform einer programmierbaren Kapazitätsschaltung entsprechend dem Layout von 7. 8a veranschaulicht eine grafische Darstellung der gemessenen Kapazität gegenüber dem Eingangscode bei 900 MHz für die ersten sieben Bit an Auflösung, die die Feinabstimmungsfähigkeit der Ausführungsform von LSB-Kapazitätselementen, die aus in Reihe geschalteten Transistoren konstruiert sind, nicht nutzen. Wie gezeigt, liegen die programmierbaren Kapazitätswerte im Bereich von etwa 1 pF bis etwa 13 pF. 8b veranschaulicht eine grafische Darstellung der gemessenen Kapazität gegenüber dem Eingangscode, bei dem die Feinabstimmungsfähigkeit der Ausführungsform von LSB-Kapazitätselementen, die aus in Reihe geschalteten Transistoren konstruiert sind, genutzt wird. Bei dieser Messung werden die ersten beiden 60-fF- und 120-fF-LSB-Kondensatoren in Verbindung mit einer Ausführungsform von Feinabstimmungstechniken verwendet. Wie gezeigt ist eine 2,5-fF-Präzision unter Verwendung einer Ausführungsform von programmierbaren Kapazitätssystemen und -verfahren möglich.

8c veranschaulicht eine grafische Darstellung des Q-Faktors über dem Eingangscode für beide Fälle eines programmierbaren Kondensators mit einer Ausführungsform des Feinabstimmens und ohne eine Ausführungsform des Feinabstimmens. Wie gezeigt, liegt bei den ersten 32 Eingangscodes der Q-Faktor einer programmierbaren Kapazität unter Verwendung einer Ausführungsform von Feinabstimmsystemen und eines -verfahrens unter einer programmierbaren Kapazität ohne eine Ausführungsform des Feinabstimmsystems. Der Q-Faktor für einen Kondensator kann definiert werden als: Q = 1R.C.2π.f(6).wobei R der Reihenwiderstand ist, C die Kapazität des Kondensators ist und f die Frequenz ist, mit der die Q-Faktor-Messung erfolgt. Die Reduktion des Q-Faktors in den unteren Eingangscodes kann auf den Reihenwiderstand der in Reihe geschalteten Schalttransistoren in dem LSB-Zweig zurückzuführen sein. Es versteht sich, dass die in 8a8c gezeigten Messergebnisse lediglich ein spezifisches Beispiel einer Ausführungsform einer Systemleistung sind. Bei alternativen Ausführungsformen der vorliegenden Erfindung kann die gemessene Leistung variieren.

Die 9a9e veranschaulichen verschiedene Schaltungen, in die eine Ausführungsform von programmierbaren Kondensatoren eingebaut sein kann. Derartige Schaltungen können beispielsweise in handgehaltene Mobilfunkeinrichtungen und andere HF-Systeme eingebaut sein. 9a veranschaulicht eine abstimmbare Impedanzanpassungsschaltung 900, die beispielsweise in einer HF-Schaltung zum Anpassen einer Impedanz an einem Ausgang einer HF-Schaltung und/oder einer Antenne oder einer anderen Schaltung an eine charakteristische Impedanz wie etwa 50 Ω oder an eine andere Impedanz verwendet werden kann. Wie gezeigt, ist die abstimmbare Impedanzanpassungsschaltung 900 ein PI-Netzwerk, das einen programmierbaren Parallelschwingkreis in den Nebenschlusszweigen und einen programmierbaren Reihenschwingkreis in dem Reihenzweig enthält. Jeder Schwingkreis enthält einen variablen Kondensator und einen variablen Induktor. Jeder variable Kondensator kann beispielsweise unter Verwendung einer Ausführungsform der hierin offenbarten programmierbaren Kondensatorschaltungen implementiert werden. Es versteht sich, dass die Anpassungsschaltung 900 lediglich ein Beispiel für viele Anpassungsnetzwerktopologien ist, die unter Verwendung einer Ausführungsform von programmierbaren Kondensatoren verwendet werden können.

9b veranschaulicht eine Ausführungsform einer Parallel-AOW-Schaltung (AOW-akustische Oberflächenwellen) 910, und 9c veranschaulicht eine Ausführungsform einer Reihen-AOW-Schaltung 920, die jeweils einen variablen Kondensator 912, einen variablen Induktor 914 und einen AOW-Filter 916 enthalten. Während des Betriebs kann die Mittenfrequenz jeder Schaltung unter Verwendung des variablen Kondensators 912 und des variablen Induktors 914 feinabgestimmt werden. Bei verschiedenen Ausführungsformen kann jeder variable Kondensator beispielsweise unter Verwendung einer Ausführungsform von hierin offenbarten programmierbaren Kondensatorschaltungen implementiert werden. Die AOW-Schaltungen 910 und 920 können beispielsweise als Filter-HF-Systeme verwendet werden, um eine Abstimmgenauigkeit und einen großen Abstimmbereich bereitzustellen. Bei alternativen Ausführungsformen können die Schaltungen 910 und 920 unter Verwendung eines BAW-Filters, eines FBAR-Resonators oder einer anderen Resonatorschaltung implementiert werden.

Die 9d veranschaulicht ein HF-System 930, das einen Verstärker 934 mit einem abstimmbaren Eingangsanpassungsnetzwerk 932, an seinen Eingang gekoppelt, und ein abstimmbares Anpassungsnetzwerk 936, an seinen Ausgang gekoppelt, enthält. Der Verstärker 934 kann beispielsweise einen LNA-, HF-Treiberverstärker oder einen HF-Leistungsverstärker (PA) darstellen. Bei verschiedenen Ausführungsformen können variable Kondensatoren innerhalb des abstimmbaren Eingangsanpassungsnetzwerks 932 und/oder des abstimmbaren Anpassungsnetzwerks 936 unter Verwendung einer Ausführungsform von programmierbaren Kondensatoren implementiert werden. In dem Fall beispielsweise, wenn der Verstärker 934 ein LNA ist, kann das abstimmbare Eingangsanpassungsnetzwerk 932 abgestimmt werden zum Verbessern der Rauschzahl des Systems mit der Hilfe einer Ausführungsform eines programmierbaren Kondensators. Im Fall, wenn der Verstärker 934 ein PA ist, kann ein abstimmbares Aungangsanpassungsnetzwerk 936 verwendet werden zum Verbessern der Leistungseffizienz des Verstärkers 934 mit der Hilfe einer Ausführungsform eines Kondensators.

9e veranschaulicht eine Ausführungsform eines Richtkopplers 940, der einen Eingangsport, einen übertragenen Port, einen gekoppelten Port und einen getrennten Port enthält. Der Richtkoppler 940 enthält einen magnetischen Transformator 944 und verschiedene Kondensatoren, die unter den Ports des magnetischen Transformators gekoppelt sind. Der getrennte Port des Kopplers ist mit einem Widerstand ZTERM abgeschlossen. Durch Abstimmen des Abschlusswiderstands mit einem variablen Kondensator 942, der gemäß hierin offenbarten Ausführungsformen implementiert wird, kann die Richtwirkung des Kopplers durch Variieren der Kapazität des variablen Kondensators 942 optimiert werden. Bei verschiedenen Ausführungsformen liegt der Wert des Abschlusswiderstands ZTERM zwischen etwa 20 Ω und 100 Ω, wenngleich Widerstände außerhalb dieses Bereichs ebenfalls je nach der Anwendung und ihrer jeweiligen Spezifikationen implementiert werden können.

10 veranschaulicht eine Ausführungsform eines Verfahrens 1000 zum Betreiben einer verstellbaren Kapazitätsschaltung umfassend einen ersten Zweig umfassend mehrere Transistoren mit Lastwegen, die in Reihe mit einem ersten Kondensator gekoppelt sind. In Schritt 1002 wird ein binärer Code empfangen. Wie oben bezüglich 5 beschrieben, kann dieser binäre Code über eine serielle digitale Schnittstelle oder eine andere Art von digitaler Schnittstelle empfangen werden (Schritt 1002). In Schritt 1004 werden die LSBs des empfangenen binären Codes in einen Thermometercode umgewandelt. Als Nächstes werden einzelne der mehreren der in Reihe geschalteten Transistoren des ersten Zweigs gemäß dem Thermometercode in Schritt 1006 eingeschaltet und ausgeschaltet. In Schritt 1008 werden die MSBs des empfangenen binären Codes auf binär gewichtete mehrere schaltbare Kondensatoren, die parallel zum ersten Zweig gekoppelt sind, angewendet.

Ausführungsformen der vorliegenden Erfindung werden hier zusammengefasst. Es versteht sich, dass auch andere Ausführungsformen die Gänze der Patentschrift und der hierin eingereichten Ansprüche bilden können. Ein allgemeiner Aspekt beinhaltet ein Verfahren zum Betreiben einer verstellbaren Kapazitätsschaltung einschließlich einem ersten Zweig einschließlich mehrerer Transistoren mit Lastwegen, die mit einem ersten Kondensator in Reihe gekoppelt sind. Das Verfahren beinhaltet das Programmieren einer Kapazität durch selektives Einschalten und Ausschalten einzelner der mehreren Transistoren, wobei der Lastweg jedes Transistors der mehreren Transistoren resistiv ist, wenn der Transistor eingeschaltet ist und kapazitiv ist, wenn der Transistor ausgeschaltet ist.

Implementierungen können eines oder mehrere der folgenden Merkmale enthalten. Das Verfahren, wo das Programmieren der Kapazität weiterhin das selektive Aktivieren eines schaltbaren Kondensators beinhaltet, parallel zum ersten Zweig gekoppelt. Bei einigen Ausführungsformen enthält die verstellbare Kapazitätsschaltung mindestens einen weiteren Zweig einschließlich weiterer mehrerer Transistoren mit Lastwegen, die mit einem weiteren Kondensator in Reihe gekoppelt sind, und Programmieren der Kapazität beinhaltet weiterhin das selektive Einschalten und Ausschalten einzelner der mehreren Transistoren. Das Programmieren der Kapazität kann weiterhin das selektive Aktivieren mehrerer schaltbarer Kondensatoren beinhalten, die parallel zu dem ersten Zweig gekoppelt sind.

Bei einigen Ausführungsformen sind die mehreren schaltbaren Kondensatoren binär gewichtet und das Programmieren der Kapazität beinhaltet weiterhin das Empfangen eines binären Codes; Anwenden von höchstwertigen Bits des binären Codes auf die binär gewichteten mehreren schaltbaren Kondensatoren; Umwandeln von niedrigstwertigen Bits des binären Codes in einen Thermometercode; und Anwenden des Thermometercodes auf Steueranschlüsse der mehreren Transistoren des ersten Zweigs. Bei einer Ausführungsform beinhaltet das selektive Einschalten und Ausschalten einzelner der mehreren Transistoren das Anlegen von Spannungen an Steueranschlüsse der mehreren Transistoren.

Ein weiterer allgemeiner Aspekt beinhaltet eine verstellbare Kapazitätsschaltung mit einer verstellbaren Kapazitätszelle, die zwischen einen ersten Anschluss und einen zweiten Anschluss gekoppelt ist. Die verstellbare Kapazitätszelle enthält einen ersten Kondensator mit einem an den ersten Anschluss gekoppelten ersten Ende und einem an einen ersten Knoten gekoppelten zweiten Ende, mehrere schaltbare Transistorzellen mit zwischen den ersten Knoten und den zweiten Anschluss in Reihe gekoppelten Lastwegen, wobei jede schaltbare Transistorzelle einen Steueranschluss und einen Transistor umfasst, der Lastweg jeder schaltbaren Transistorzelle kapazitiv ist, wenn ein erster Signalpegel an ihren Steueranschluss angelegt wird, und der Lastweg jeder schaltbaren Transistorzelle resistiv ist, wenn ein zweiter Signalpegel an ihren Steueranschluss angelegt wird. Die verstellbare Kapazitätsschaltung enthält auch eine Steuerschaltung mit an die Steueranschlüsse der mehreren schaltbaren Transistorzellen gekoppelten Ausgängen. Die Steuerschaltung ist konfiguriert zum Verstellen einer Kapazität der verstellbaren Kapazitätszelle durch selektives Anlegen des ersten Signalpegels und des zweiten Signalpegels an die Steueranschlüsse der mehreren schaltbaren Transistorzellen.

Implementierungen können eines oder mehrere der folgenden Merkmale beinhalten. Die verstellbare Kapazitätsschaltung, wo die Steuerschaltung konfiguriert ist zum Anlegen des ersten Signalpegels zum Steuern von Anschlüssen einer ersten Gruppe der mehreren schaltbaren Transistorzellen und Anlegen des zweiten Signalpegels zum Steuern von Anschlüssen einer zweiten Gruppe der mehreren schaltbaren Transistorzellen. Der erste Kondensator kann mehrere in Reihe geschaltete Kondensatoren enthalten. Bei einigen Ausführungsformen enthält die verstellbare Kapazitätsschaltung weiterhin einen zweiten Kondensator, der zwischen die Lastwege der mehreren schaltbaren Transistorzellen und den zweiten Anschluss gekoppelt ist. Die Steuerschaltung kann konfiguriert sein zum aufeinanderfolgenden Erhöhen der Kapazität der verstellbaren Kapazitätszelle durch aufeinanderfolgendes Überführen jeweiliger Steueranschlüsse von benachbarten schaltbaren Transistorzellen vom ersten Signalpegel zum zweiten Signalpegel; und aufeinanderfolgendes Verringern der Kapazität der verstellbaren Kapazitätszelle durch aufeinanderfolgendes Überführen der jeweiligen Steueranschlüsse von benachbarten schaltbaren Transistorzellen vom zweiten Signalpegel zum ersten Signalpegel.

Bei einigen Ausführungsformen enthält die Steuerschaltung einen Binär-zu-Thermometer-Decodierer, der Ausgangsanschlüsse enthält, die an die jeweiligen Steueranschlüsse benachbarter schaltbarer Transistorzellen gekoppelt sind. Jede der mehreren schaltbaren Transistorzellen kann einen HF-MOS-Transistor mit einem an den Steueranschluss gekoppelten Gate umfassen, wobei der HF-MOS-Transistor ausgeschaltet wird, wenn der erste Signalpegel an das Gate angelegt wird, und der HF-MOS-Transistor eingeschaltet wird, wenn der zweite Signalpegel an das Gate angelegt wird. Bei einigen Ausführungsformen enthält jede der mehreren schaltbaren Transistorzellen weiterhin einen Gatewiderstand, der zwischen das Gate des HF-MOS-Transistors und des Steueranschlusses gekoppelt ist, und einen zwischen einen Drain und eine Source des HF-MOS-Transistors gekoppelten Bias-Widerstand. Mindestens eine der mehreren schaltbaren Transistorzellen kann mehrere in Reihe gekoppelte HF-MOS-Transistoren enthalten, wobei Gates der mehreren HF-MOS-Transistoren an den Steueranschluss der mindestens einen der mehreren schaltbaren Transistorzellen gekoppelt sind. Bei einer Ausführungsform enthält mindestens eine der mehreren schaltbaren Transistorzellen weiterhin zwischen Gates von benachbarten einzelnen der mehreren HF-MOS-Transistoren gekoppelte erste Reihenwiderstände und einen zwischen einen ersten der mehreren HF-MOS-Transistoren und den Steueranschluss der mindestens einen der mehreren schaltbaren Transistorzellen gekoppelten zweiten Widerstand.

Bei einer Ausführungsform ist eine größte Spannungsbeanspruchung proportional zu einer Anzahl schaltbarer Transistorzellen der mehreren schaltbaren Transistorzellen. Bei einigen Ausführungsformen ist eine kleinste Kapazitätsstufengröße umgekehrt proportional zu einer Anzahl der mehreren schaltbaren Transistorzellen der mehreren schaltbaren Transistorzellen. Die verstellbare Kapazitätsschaltung kann weiterhin eine parallel zu der verstellbaren Kapazitätszelle gekoppelte schaltbare Kapazitätszelle enthalten, wobei die schaltbare Kapazitätszelle einen mit einem zweiten Kondensator in Reihe gekoppelten Schalttransistor enthält.

Ein weiterer allgemeiner Aspekt beinhaltet eine Schaltung mit einem ersten Zweig, der zwischen einen ersten Anschluss und einen zweiten Anschluss gekoppelt ist, wobei der erste Zweig erste Transistoren mit mit einem ersten Kondensator in Reihe gekoppelten Lastwegen umfasst und der Lastweg jedes der ersten Transistoren resistiv ist, wenn der erste Transistor eingeschaltet ist, und kapazitiv ist, wenn der erste Transistor ausgeschaltet ist. Die Schaltung enthält auch eine parallel zum ersten Zweig gekoppelte schaltbare Kapazitätsschaltung, und einen Controller mit an Steueranschlüsse der ersten Transistoren des ersten Zweigs und an einen Steueranschluss der schaltbaren Kapazitätsschaltung gekoppelten Ausgangsanschlüssen. Der Controller ist konfiguriert zum Programmieren einer Kapazität der Schaltung durch selektives Einschalten und Ausschalten einzelner der ersten Transistoren des ersten Zweigs.

Implementierungen können eines oder mehrere der folgenden Merkmale enthalten. Die Schaltung enthält weiterhin: einen zweiten Zweig, der zwischen den ersten Anschluss und einen zweiten Anschluss gekoppelt ist, wobei der zweite Zweig zweite Transistoren mit mit einem zweiten Kondensator in Reihe gekoppelten Lastwegen enthält, wobei der Lastweg jedes zweiten Transistors der zweiten Transistoren resistiv ist, wenn der zweite Transistor eingeschaltet ist, und kapazitiv ist, wenn der zweite Transistor ausgeschaltet ist, und der Controller weiterhin konfiguriert ist zum Programmieren der Kapazität der Schaltung durch selektives Einschalten und Ausschalten einzelner der zweiten Transistoren des zweiten Zweigs. Bei einigen Ausführungsformen enthält die schaltbare Kapazitätsschaltung ein an mehrere entsprechende Schalter gekoppeltes binär gewichtetes Kondensatorarray; und der Controller ist konfiguriert zum Programmieren der schaltbaren Kapazitätsschaltung umfasst das Einschalten und Ausschalten einzelner der mehreren entsprechenden Schalter. Bei einigen Ausführungsformen beträgt eine Kapazität der ersten Kapazität eine Hälfte einer Kapazität eines kleinsten Kondensators des binär gewichteten Kondensatorarrays.

Bei einer Ausführungsform enthält der Controller einen Binär-zu-Thermometer-Decodierer mit an die Steueranschlüsse der ersten Transistoren des ersten Zweigs gekoppelten Ausgängen. Die Schaltung kann weiterhin eine digitale Eingangsschnittstelle enthalten mit höchstwertigen Bits, an die mehreren entsprechenden Schalter der schaltbaren Kapazitätsschaltungen gekoppelt, und niedrigstwertigen Bits, an Eingangsanschlüsse des Binär-zu-Thermometer-Decodierers gekoppelt.

Zu Vorteilen von Ausführungsformen der vorliegenden Erfindung zählt die Fähigkeit zum Implementieren kleiner programmierbarer Kondensatorwerte und Feinabstimmen im Kontext eines programmierbaren Kondensators. Solche Ausführungsformen können verwendet werden, um fein abstimmbare Anpassungsnetzwerke, abstimmbare Filter, Richtkoppler und andere Schaltungen zu implementieren.

Wenngleich die vorliegende Erfindung unter Bezugnahme auf veranschaulichende Ausführungsformen beschrieben worden ist, soll diese Beschreibung nicht in einem beschränkenden Sinne ausgelegt werden. Verschiedene Modifikationen und Kombinationen der veranschaulichenden Ausführungsformen sowie andere Ausführungsformen der Erfindung ergeben sich dem Fachmann bei Bezugnahme auf die Beschreibung.