Title:
Modul und Verfahren zur abgesicherten Berechnung von mathematischen Operationen
Kind Code:
A1


Abstract:

Ein elektronisches Modul zur Berechnung einer mathematischen Operation umfasst eine Vielzahl von Berechnungseinheiten zur Berechnung der mathematischen Operation für einen Satz von Parametern, wobei jede Berechnungseinheit eingerichtet ist, die mathematische Operation mit dem Satz von Parametern nach einem Berechnungsverfahren zu berechnen, wobei sich das Berechnungsverfahren bei mindestens zwei Berechnungseinheiten unterscheidet. Ferner sind ein Kryptografiechip und ein Verfahren zur Berechnung der mathematischen Operation definiert.




Inventors:
Gebhardt, Ute (53424, Remagen, DE)
Ullmann, Markus (53489, Sinzig, DE)
Wieschebrink, Christian (53129, Bonn, DE)
Application Number:
DE102016115609A
Publication Date:
03/01/2018
Filing Date:
08/23/2016
Assignee:
Bundesrepublik Deutschland, vertreten durch das Bundesministerium des Innern, vertreten durch das Bundesamt für Sicherheit in der Informationstechnik, 53175 (DE)
International Classes:



Foreign References:
88326682014-09-09
200400984402004-05-20
201101068722011-05-05
201501718702015-06-18
Other References:
CORTEZ-DUARTE, N. [et al.]: A Pipelined Karatsuba-Ofman Multiplier over GF(397) Amenable for Pairing Computation. In: IACR Cryptology ePrint Archive, 2008. S. 127. URL: https://eprint.iacr.org/2008/127.pdf [abgerufen am 14. Juni 2017]. Archiviert durch: URL: https://web.archive.org/web/20160806014252/https://eprint.iacr.org/2008/127.pdf am 6. August 2016
DYKA, Z.; WITTKE, C.; LANGENDOERFER, P.: Clockwise Randomization of the Observable Behaviour of Crypto ASICs to Counter Side Channel Attacks. In: Euromicro Conference on Digital System Design 2015. Funchal, 2015. S. 551–554. DOI: 10.1109/DSD.2015.40
Divide and conquer algorithm. In: Wikipedia, The Free Encyclopedia. Bearbeitungsstand: 12. August 2016. URL: https://en.wikipedia.org/w/index.php?title=Divide_and_conquer_algorithm&oldid=734191138 [abgerufen am 14. Juni 2017]
Karazuba-Algorithmus. In: Wikipedia, Die freie Enzyklopädie. Bearbeitungsstand: 7. Juli 2016. URL: https://de.wikipedia.org/w/index.php?title=Karazuba-Algorithmus&oldid=155933557 [abgerufen am 14. Juni 2017]
Attorney, Agent or Firm:
BOEHMERT & BOEHMERT Anwaltspartnerschaft mbB - Patentanwälte Rechtsanwälte, 28209, Bremen, DE
Claims:
1. Elektronisches Modul, umfassend:
eine Vielzahl von Berechnungseinheiten zur Berechnung einer mathematischen Operation für einen Satz von Parametern, wobei jede Berechnungseinheit eingerichtet ist, die mathematische Operation mit dem Satz von Parametern nach einem Berechnungsverfahren zu berechnen, und wobei sich das Berechnungsverfahren bei mindestens zwei Berechnungseinheiten aus der Vielzahl von Berechnungseinheiten unterscheidet.

2. Modul nach Anspruch 1, wobei jede Berechnungseinheit das jeweilige Berechnungsverfahren als eine Abfolge von einem oder mehreren Berechnungsschritten implementiert.

3. Modul nach Anspruch 1 oder 2, wobei sich die Berechnungsverfahren der mindestens zwei Berechnungseinheiten in mindestens einem Berechnungsschritt unterscheiden.

4. Modul nach einem der vorhergehenden Ansprüche, das eine Auswahleinheit umfasst, welche eingerichtet ist, eine aus der Vielzahl von Berechnungseinheiten zur Berechnung der mathematischen Operation auszuwählen.

5. Modul nach Anspruch 4, wobei das elektronische Modul eingerichtet ist, den Satz von Parametern an die ausgewählte Berechnungseinheit zu übergeben und ein von der ausgewählten Berechnungseinheit berechnetes Ergebnis der mathematischen Operation bereitzustellen.

6. Modul nach Anspruch 4 oder 5, wobei die Auswahleinheit einen Zufallszahlengenerator oder einen Pseudozufallszahlengenerator aufweist und eingerichtet ist, die Berechnungseinheit randomisiert auszuwählen.

7. Modul nach einem der Ansprüche 4 bis 6, wobei die Auswahleinheit eingerichtet ist, die Berechnungseinheit als Reaktion auf eine Eingabe eines Satzes von Parametern auszuwählen.

8. Modul nach einem der vorhergehenden Ansprüche, das eine Schnittstelle zur Auswahl mindestens einer Berechnungseinheit zur Berechnung der mathematischen Operation umfasst.

9. Modul nach einem der vorhergehenden Ansprüche, wobei mindestens ein Parameter aus dem Satz von Parametern in eine Vielzahl von Teilstücken zerlegt wird und die mathematische Operation auf jedem der Teilstücke rekursiv berechnet wird, um eine Vielzahl von Teilergebnissen zu erhalten, und wobei ein Ergebnis der mathematischen Operation, basierend auf der Vielzahl von Teilergebnissen, zusammengesetzt wird.

10. Modul nach Anspruch 9, wobei mindestens eine der Berechnungseinheiten den mindestens einen Parameter in die Vielzahl von Teilstücken zerlegt.

11. Modul nach Anspruch 9 oder 10, wobei mindestens ein Teilergebnis von mindestens einer weiteren Berechnungseinheit aus der Vielzahl von Berechnungseinheiten, basierend auf mindestens einem der Teilstücke, berechnet wird.

12. Modul nach Anspruch 11, wobei die mindestens eine weitere Berechnungseinheit randomisiert ausgewählt wird.

13. Modul nach einem der vorhergehenden Ansprüche, wobei die mathematische Operation eine Multiplikation oder eine Potenz umfasst.

14. Modul nach einem der vorhergehenden Ansprüche, wobei die Berechnungsverfahren ausgewählt sind aus einen Karatsuba-Verfahren, einem Winograd-Verfahren, einem Montgomery-Verfahren oder einer klassischen teilproduktbasierten Multiplikation.

15. Modul nach einem der vorhergehenden Ansprüche, wobei die Berechnungseinheiten Hardware-Einheiten sind, welche das jeweilige Berechnungsverfahren zumindest teilweise in Hardware implementieren.

16. Modul nach einem der vorhergehenden Ansprüche, wobei das elektronische Modul als ein einzelner Chip ausgeführt ist.

17. Kryptografiechip, der mindestens ein Modul nach einem der vorhergehenden Ansprüche umfasst,

18. Kryptografiechip nach Anspruch 17, der ein Chip für Elliptische-Kurven-Kryptografie (FCC) ist.

19. Verfahren zur Berechnung einer mathematischen Operation, umfassend:
Berechnen einer mathematischen Operation für einen Satz von Parametern mit einer Vielzahl von Berechnungseinheiten, wobei jede Berechnungseinheit eingerichtet ist, die mathematische Operation mit dem Satz von Parametern nach einem Berechnungsverfahren zu berechnen, und wobei sich das Berechnungsverfahren bei mindestens zwei Berechnungseinheiten aus der Vielzahl von Berechnungseinheiten unterscheidet.

20. Verfahren nach Anspruch 19, das ferner ein randomisiertes Auswählen von einer aus der Vielzahl von Berechnungseinheiten zur Berechnung der mathematischen Operation, ein Übergeben des Satzes von Parametern an die ausgewählte Berechnungseinheit und ein Bereitstellen eines von der ausgewählten Berechnungseinheit berechneten Ergebnisses der mathematischen Operation umfasst.

Description:

Die vorliegende Erfindung betrifft ein elektronisches Modul und ein Verfahren zur Berechnung einer mathematischen Operation mit einer Vielzahl unterschiedlich konfigurierter Berechnungseinheiten. Die vorliegende Erfindung kann eine Verwendung des elektronischen Moduls oder des Verfahrens in einem sicherheitskritischen Umfeld, beispielsweise im Bereich der Kryptografie, betreffen.

Der Einsatz von Rechnern und Recheneinheiten oder Modulen zur Berechnung mathematischer Operationen stellt einen unverzichtbaren Bestandteil von gängigen elektronischen Systemen dar. Hierbei ist die flexible Konfigurierbarkeit der Recheneinheiten ein leistungsfähiges Mittel, um beliebige mathematische Operationen schnell berechnen zu lassen. Komplexe oder oft wiederkehrende mathematische Operationen können ferner auf spezialisierten Recheneinheiten effizient berechnet werden. Da die Berechnung im Inneren der Recheneinheit erfolgt und somit von außen nicht unmittelbar einsehbar ist, kann ohne weiteres Wissen über den Aufbau und die Konfiguration der Recheneinheit bis auf die von der Recheneinheit ausgegebenen Ergebnisse nicht direkt auf die Berechnung und die hierbei auftretenden (internen) Zustände oder verwendeten Parameter rückgeschlossen werden. Entsprechende Recheneinheiten können somit verwendet werden, um einen direkten Zugriff auf das darin implementierte Berechnungsverfahren zu verhindern oder zumindest zu erschweren. Rückschlüsse auf das Berechnungsverfahren und die verwendeten Daten sind jedoch nicht gänzlich ausgeschlossen. So kann beispielsweise mittels Reverse Engineering ermittelt werden, welche Berechnungsverfahren in einer Recheneinheit oder einem Modul vorgesehen sind, und durch ein Abgreifen der Ein- und Ausgabeparameter kann zumindest teilweise auf die verwendeten Daten rückgeschlossen werden.

Im Bereich der Kryptografie können zudem einzelne Parameter, beispielsweise geheime Schlüsseldaten oder andere vertrauliche Daten, lohnende Angriffsziele sein. Hierzu können Methoden der Hardware-Kryptoanalyse verwendet werden, um die von der Recheneinheit oder von dem Modul bearbeiteten kritischen oder vertraulichen Daten zu ermitteln.

Beispielsweise können durch die differentielle Verbrauchsanalyse (differential power analysis, DPA), basierend auf einer statistischen Auswertung einer größeren Anzahl von Energieverbrauchsmessungen an einer Recheneinheit, beispielsweise einem Kryptogerät, einer Smartcard oder Ähnlichen, Rückschlüsse auf verwendete vertrauliche Parameter gezogen werden.

Eine weitere Angriffsmethode stellen Template-Angriffe dar. Hierbei wird angenommen, dass einem Angreifer ein Kryptogerät zur Verfügung steht, das baugleich zum Zielgerät ist und das einen kryptografischen Algorithmus für beliebige Schlüssel und Eingabedaten ausführen kann. Dies erlaubt es dem Angreifer, den Energieverbrauch des Gerätes relativ genau zu charakterisieren, woraus dann wieder Rückschlüsse auf einen vertraulichen Parameter gezogen werden können.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, eine Recheneinheit oder ein Modul und ein Berechnungsverfahren für eine mathematische Operation bereitzustellen, welche keine oder nur unter erschwerten Umständen Rückschlüsse auf Details der Berechnung der mathematischen Operation zulassen.

Die vorgenannte Aufgabe wird durch ein elektronisches Modul gemäß dem Hauptanspruch und ein Verfahren zur Berechnung einer mathematischen Operation gemäß dem nebengeordneten Anspruch gelöst. Bevorzugte Ausführungsformen sind in den abhängigen Ansprüchen definiert.

Erfindungsgemäß ist ein elektronisches Modul vorgesehen, welches eine Vielzahl von Berechnungseinheiten zur Berechnung einer mathematischen Operation für einen Satz von Parametern umfasst, wobei jede Berechnungseinheit eingerichtet ist, die mathematische Operation mit dem Satz von Parameter nach einem Berechnungsverfahren zu berechnen, und wobei sich das Berechnungsverfahren bei mindestens zwei Berechnungseinheiten aus der Vielzahl von Berechnungseinheiten unterscheidet.

Die unterschiedlichen Berechnungseinheiten berechnen die mathematische Operation für den Satz von Parameter derart, dass die jeweiligen Ergebnisse übereinstimmen, das Berechnungsverfahren jedoch abweicht. Somit umfasst das elektronische Modul eine redundante Anzahl von Berechnungseinheiten zur Berechnung der mathematischen Operationen, von denen sich zumindest zwei Berechnungseinheiten in der Art der Berechnung der mathematischen Operation unterscheiden, indem sie ein abweichendes Berechnungsverfahren implementieren.

Durch das Vorsehen von unterschiedlichen Berechnungseinheiten in dem elektronischen Modul zur Berechnung derselben mathematischen Operation ist eine zusätzliche Varianz der Berechnung gegeben, sodass wiederholte Berechnungen für denselben Satz von Parametern zwar zum selben Ergebnis führen, diese Berechnungen jedoch nicht zwingend von derselben Berechnungseinheit des Moduls durchgeführt werden, sodass Angriffe, beispielsweise mittels gängiger Hardware-Kryptoanalyse, unmöglich oder zumindest deutlich erschwert werden.

Das elektronische Modul kann mindestens einen Eingang oder eine Eingabeeinheit zur Eingabe von einem oder mehreren Parametern aus dem Satz von Parameter umfassen. Dementsprechend kann der Satz von Parametern einen oder mehrere Parameter umfassen und die mathematische Operation kann auf dem einen oder den mehreren Parameter berechnet werden. Ferner kann mindestens ein Parameter aus dem Satz von Parametern in einem Speicher des elektronischen Moduls gespeichert sein. Beispielsweise kann ein geheimer Schlüssel in einem abgesicherten Speicher des elektronischen Moduls gespeichert oder zwischengespeichert sein. Teile des (zwischen-)gespeicherten Parameters oder der gesamte Parameter können bei der Berechnung der mathematischen Operation verwendet werden. Alternativ oder zusätzlich kann auch ein Parameter, der den Wertebereich von mindestens einem weiteren Parameter oder der übrigen Parameter beschreibt, in einem Speicher des elektronischen Moduls oder in dem abgesicherten Speicher gespeichert sein. Beispielsweise kann der gespeicherte Parameter die Größe eines endlichen Körpers angeben, auf dem oder auf dessen Zahlen die mathematische Operation berechnet wird.

Das elektronische Modul kann ferner einen Ausgang oder eine Ausgabeeinheit umfassen, um das von der Vielzahl von Berechnungseinheiten berechnete Ergebnis der mathematischen Operation aus dem Satz von Parameter bereitzustellen. Der Ausgang oder die Ausgabeeinheit kann hierbei eine Schnittstelle darstellen, sodass das Ergebnis aus dem elektronischen Modul ausgelesen werden kann. Ferner kann der Ausgang oder die Ausgabeeinheit das Ergebnis zu weiteren Komponenten des elektronischen Moduls zur weiteren Verwendung und/oder Verarbeitung weiterleiten.

In einer bevorzugten Ausführungsform implementiert jede Berechnungseinheit das jeweilige Berechnungsverfahren als eine Abfolge von einem oder mehreren Berechnungsschritten. Vorzugsweise unterscheiden sich die jeweiligen Berechnungsverfahren der mindestens zwei unterschiedlichen Berechnungseinheiten in mindestens einem Berechnungsschritt. Dementsprechend ergibt sich für eine Berechnung der mathematischen Operation für einen identischen Satz von Parameter eine andere Abfolge von Berechnungsschritten, je nachdem, welche Berechnungseinheit zur Berechnung der mathematischen Operation herangezogen wird. Somit würde eine Hardware-Kryptoanalyse desselben elektronischen Moduls auch für identische Sätze von Parameter zu anderen Messergebnissen führen, wodurch Rückschlüsse auf die bei der Berechnung verwendeten Parameter zumindest deutlich erschwert würden.

In einer weiteren Ausführungsform umfasst das elektronische Modul eine Auswahleinheit, welche eingerichtet ist, eine Berechnungseinheit aus der Vielzahl von Berechnungseinheiten zur Berechnung der mathematischen Operation auszuwählen. Vorzugsweise wird die mindestens eine weitere Berechnungseinheit randomisiert ausgewählt. Das elektronische Modul kann vorzugsweise eingerichtet sein, den Satz von Parameter an die ausgewählte Berechnungseinheit zu übergeben und ein von der ausgewählten Berechnungseinheit berechnetes Ergebnis der mathematischen Operation bereitzustellen. Das elektronische Modul kann sowohl eingerichtet sein, einen oder mehrere über einen Eingang oder eine Eingabeeinheit eingegebene Parameter an die ausgewählte Berechnungseinheit zu übergeben, als auch auf dem elektronischen Modul gespeicherte Parameter an die ausgewählte Berechnungseinheit zu übergeben. Darüber hinaus können sowohl die eingegebenen als auch die gespeicherten Parameter in einem Speicher zwischengespeichert sein, und die ausgewählte Berechnungseinheit kann die Parameter entweder aus dem Zwischenspeicher oder aus dem abgesicherten Speicher des elektronischen Moduls zur Berechnung der mathematischen Operation abrufen. Die Auswahl der Berechnungseinheit durch die Auswahleinheit erhöht die Varianz der zur Berechnung der mathematischen Operation verwendeten Berechnungsverfahren, sodass eine Hardware-Kryptoanalyse unmöglich oder zumindest deutlich erschwert wird.

In einer weiteren Ausführungsform weist die Auswahleinheit einen Zufallszahlengenerator oder Pseudozufallszahlengenerator auf und ist eingerichtet, die Berechnungseinheit randomisiert auszuwählen. Vorzugsweise ist die Auswahleinheit eingerichtet, die Berechnungseinheit als Reaktion auf eine Eingabe eines Satzes von Parameter auszuwählen. Somit kann die Auswahleinheit als Reaktion auf einen oder mehrere eingegebene Parameter zur Laufzeit (pseudo-)randomisiert mindestens eine Berechnungseinheit auswählen. Ein Nutzer des elektronischen Moduls kann somit gar nicht oder nur stark erschwert nachvollziehen, welche Berechnungseinheit aktuell zur Berechnung der mathematischen Operation vorgesehen ist. Der Zufallszahlengenerator oder Pseudozufallszahlengenerator und die randomisierte Auswahl können die Randomisierung deterministisch oder nichtdeterministisch durchführen. Beispielsweise kann ein physikalischer Zufallszahlengenerator verwendet werden, der auf physikalischen Hardware-Effekten beruht, beispielsweise auf Zuständen, Signalen oder Impulsen von elektronischen Bauteilen des elektronischen Moduls. Ferner kann der Pseudozufallszahlengenerator als Hardware oder in Software, beispielsweise mit Schieberegistern, implementiert sein.

In einer bevorzugten Ausführungsform umfasst das elektronische Modul eine Schnittstelle zur Auswahl mindestens eines Berechnungsmoduls zur Berechnung der mathematischen Operation. Über diese Schnittstelle kann das elektronische Modul von einer externen Entität, beispielsweise einem Lesegerät oder einer Rechenvorrichtung, bei der Auswahl eines Berechnungsmoduls zur Berechnung der mathematischen Operation beeinflusst werden. Beispielsweise kann über die Schnittstelle die randomisierte Auswahl des Berechnungsmoduls gesteuert werden, um festzulegen, ob und in welcher Art eine Randomisierung erfolgen soll. Darüber hinaus kann über die Schnittstelle ebenfalls eine konkrete Berechnungseinheit zur Berechnung der mathematischen Operation ausgewählt werden. Hierdurch wird eine flexible Verwendung des elektronischen Moduls ermöglicht, die trotz einer möglichen Verringerung der Varianz bei der Auswahl der Berechnungseinheit vorteilhaft sein kann. Das elektronische Modul kann jedoch weitere Hardware-Mittel aufweisen, um je nach gewünschtem Sicherheitsniveau und der Art von verwendeten Daten einen Zugriff auf auf dem elektronischen Modul gespeicherte Daten einzuschränken oder gänzlich zu unterbinden. So könnte beispielsweise über die Schnittstelle eine konkrete Berechnungseinheit ausgewählt sein; eine solche Konfiguration könnte jedoch erfordern, dass ein zusätzlicher Parameter, der sonst aus einem Sicherheitsspeicher des elektronischen Moduls abgerufen werden kann, von außen eingegeben werden muss. Eine derartige Konfiguration ermöglicht die Verwendung des elektronischen Moduls zur effizienten Berechnung der mathematischen Operation auch zu Testzwecken oder in weniger sicherheitskritischen Bereichen.

In einer weiteren Ausführungsform wird die mathematische Operation rekursiv berechnet. Vorzugsweise wird hierzu mindestens ein Parameter aus dem Satz von Parametern in eine Vielzahl von Teilstücken zerlegt, und die mathematische Operation wird auf jedem der Teilstücke berechnet, um eine Vielzahl von Teilergebnissen zu erhalten, wobei das Ergebnis der mathematischen Operation wiederum aus der Vielzahl von Teilergebnissen zusammengesetzt wird. Dementsprechend kann auf einer Rekursionsstufe die mathematische Operation in eine Vielzahl von Teilproblemen zerlegt werden, welche wiederum der mathematischen Operation entsprechen, sodass die Vielzahl von Berechnungseinheiten des elektronischen Moduls zur Lösung der Teilprobleme auf der nächsten Rekursionsstufe herangezogen werden kann. Die Rekursion kann in einer Tiefe enden, wenn die einzelnen Parameter nicht mehr in eine Vielzahl von Teilstücken zerlegbar sind, sodass die mathematische Operation direkt auf den Parametern berechnet und das Ergebnis als Teilergebnis für die nächsthöhere Rekursionsstufe zurückgegeben wird. Auf der nächsthöheren Rekursionsstufe werden die Teilergebnisse zum Gesamtergebnis zusammengesetzt, welches wiederum als Teilergebnis für eine weitere höhere Rekursionsstufe dienen kann. Die Art und Tiefe der Rekursion kann hierbei von dem jeweiligen Berechnungsverfahren der aktuell verwendeten Berechnungseinheit abhängen. Die Gesamtberechnung der mathematischen Operation unterscheidet sich somit gänzlich je nach ursprünglich ausgewählter Berechnungseinheit. Werden die Berechnungseinheiten (pseudo-)zufällig ausgewählt, ist die Gesamtberechnung der mathematischen Operation somit nichtdeterministisch.

In einer bevorzugten Ausführungsform zerlegt mindestens eine der Berechnungseinheiten den mindestens einen Parameter in die Vielzahl von Teilstücken. Die mindestens eine Berechnungseinheit kann hierbei die initial oder aktuell ausgewählte Berechnungseinheit sein. Ferner kann das elektronische Modul fest konfiguriert sein, die Zerlegung des mindestens einen Parameters in Teilstücke in einer dedizierten Berechnungseinheit durchzuführen, welche dann die Rekursionstiefe und weitere Berechnungsschritte steuern kann.

In einer weiteren Ausführungsform wird mindestens ein Teilergebnis von mindestens einer weiteren Berechnungseinheit aus der Vielzahl von Berechnungseinheiten, basierend auf mindestens einem der Teilstücke, berechnet. Hierzu kann die Vielzahl von Berechnungseinheiten miteinander gekoppelt sein, entweder direkt oder über die Auswahleinheit des elektronischen Moduls, sodass auf einer Rekursionsstufe eine aktuelle Berechnungseinheit die Zerlegung des mindestens einen Parameters in Teilstücke durchführen kann und die Teilstücke als Parameter an eine weitere Berechnungseinheit leiten kann. Die weitere Berechnungseinheit kann randomisiert oder auf der Grundlage des von der aktuellen Berechnungseinheit verwendeten Berechnungsverfahrens ausgewählt sein. Um einen Mehrfachaufruf einer Berechnungseinheit auf unterschiedlichen Rekursionsstufen zu ermöglichen, kann jede Berechnungseinheit einen lokalen Speicher zur Zwischenspeicherung der aktuellen Rechenergebnisse umfassen. Ferner kann das elektronische Modul oder die Auswahleinheit eine Tabelle, einen Registersatz oder einen sonstigen Speicher aufweisen, um nachzuverfolgen, welche Berechnungseinheit bereits benutzt wird, sodass die Berechnung auf einer weiteren Rekursionsstufe von noch nicht benutzten Berechnungseinheiten durchgeführt werden kann. Durch die Rekursion und die hierbei entstehende Variantenvielfalt bei den zum Einsatz kommenden Berechnungsverfahren für die mathematische Operation sind Rückschlüsse auf die bei der Berechnung verwendeten Daten und Parameter nur unter einem derart hohen zeitlichen und technischen Aufwand möglich, dass es nicht mehr praktikabel ist.

Ausführungsformen der vorliegenden Erfindung definieren eine rekursive und randomisierte Berechnung der mathematischen Operation in Hardware, welche durch den rekursiven Verlauf der Berechnung wiederholt an Stellen kommt, an denen eine (randomisierte) Auswahl getroffen werden kann. Bereits bei der Berechnung eines einzelnen Gesamt- oder Teilergebnisses ist somit eine Vielzahl von möglichen Rechenwegen gegeben, die aufgrund der Variantenvielfalt nicht nachvollzogen werden kann.

Die vorliegende Erfindung ist nicht auf die Berechnung einer bestimmten mathematischen Operation beschränkt. Vielmehr kann die vorliegende Erfindung eine abgesicherte Berechnung oder eine Absicherung von Parametern bei der Berechnung jeder mathematischen Operation bereitstellen, welche durch eine Vielzahl von Berechnungsverfahren ermittelt werden kann. In einer bevorzugten Ausführungsform kann die mathematische Operation eine Multiplikation sein. In einer weiteren Ausführungsform kann die mathematische Operation eine Berechnung einer Potenz umfassen. Ferner kann ein elektronisches Modul zur Berechnung einer Addition vorgesehen sein. Der Satz von Parameter kann vorzugsweise zwei Parameter enthalten, welche mit der mathematischen Operation verknüpft werden. Beispielsweise kann ein Produkt von zwei Zahlen oder eine Potenz aus zwei Zahlen berechnet werden. Es sollte jedoch klar sein, dass die mathematische Operation ebenfalls nur auf einem und/oder auf mehr als zwei Parametern berechnet werden kann.

Bei der Berechnung einer Multiplikation sind in einer Ausführungsform die Berechnungsverfahren aus einem Karatsuba-Verfahren, einem Winograd-Verfahren, einem Montgomery-Verfahren oder einer klassischen teilproduktbasierten Multiplikation ausgewählt. Hierbei kann jede Berechnungseinheit aus der Vielzahl von Berechnungseinheiten ein anderes Berechnungsverfahren implementieren. Jedoch können auch mehrere Berechnungseinheiten aus der Vielzahl von Berechnungseinheiten dasselbe Rechnungsverfahren implementieren, sofern zumindest eine weitere Berechnungseinheit vorgesehen ist, welche ein anderes Berechnungsverfahren implementiert.

In einer weiteren Ausführungsform sind die Berechnungseinheiten Hardware-Einheiten, welche das jeweilige Berechnungsverfahren zumindest teilweise in Hardware implementieren. Die Berechnungseinheiten können separate und dedizierte Hardware-Einheiten sein, beispielsweise anwendungsspezifische integrierte Schaltungen (application-specific integrated circuits, ASICs), FPGAs (feld programmable gate arrays) oder ein beliebiger anderer festverdrahteter Schaltkreis, der das Berechnungsverfahren in Hardware implementiert. Ferner können die Berechnungseinheiten durch eine Vielzahl von Prozessoren oder Mikroprozessoren oder der jeweiligen Prozessorkerne realisiert sein, welche zur Berechnung des jeweiligen Berechnungsverfahrens zumindest teilweise in Software und/oder zumindest teilweise in Hardware in beliebiger Kombination eingerichtet sind.

In einer weiteren Ausführungsform ist das elektronische Modul als ein einzelner Chip ausgeführt. Hierdurch wird eine effiziente Herstellung des elektronischen Moduls und eine entsprechend einfache Verbreitung, beispielsweise auf Smartcards, elektronischen Dokumenten oder Zahlungsmitteln, möglich.

Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist ein Chip oder ein Kryptografiechip angegeben, der mindestens ein Modul nach einer Ausführungsform der vorliegenden Erfindung umfasst. Dementsprechend kann der Chip oder Kryptografiechip ein elektronisches Modul mit einer Vielzahl von Berechnungseinheiten zur Berechnung einer mathematischen Operation für einen Satz von Parametern umfassen, wobei jede Berechnungseinheit eingerichtet ist, die mathematische Operation mit dem Satz von Parameter nach einem Berechnungsverfahren zu berechnen, und wobei sich das Berechnungsverfahren bei mindestens zwei Berechnungseinheiten aus der Vielzahl von Berechnungseinheiten unterscheidet.

In einer Ausführungsform ist der Chip oder Kryptografiechip ein Chip für Elliptische-Kurven-Kryptografie (elliptic curve cryptography, ECC). Auf elliptischen Kurven beruhende Kryptografie ist ein weitverbreiteter Ansatz bei sicherheitskritischen Anwendungen, welcher eine wiederholte und effiziente Berechnung von insbesondere Multiplikationen und Potenzen erfordert. Durch die nichtdeteiministische Variantenvielfalt der Berechnungsverfahren, die in dem elektronischen Modul des Kryptografiechips vorgesehen sind, können gängige Operationen der Elliptische-Kurven-Kryptografie besonders sicher ausgeführt werden, wobei Gefahren durch gängige Angriffsmethoden, beispielsweise durch die differentielle Verbrauchsanalyse oder Template-Angriffe, verhindert oder zumindest deutlich erschwert werden.

Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist ein Verfahren zur Berechnung einer mathematischen Operation angegeben, das ein Berechnen einer mathematischen Operation für einen Satz von Parameter mit einer Vielzahl von Berechnungseinheiten umfasst, wobei jede Berechnungseinheit eingerichtet ist, die mathematische Operation auf dem Satz von Parameter nach einem Berechnungsverfahren zu berechnen, und wobei sich das Berechnungsverfahren bei mindestens zwei Berechnungseinheiten aus der Vielzahl von Berechnungseinheiten unterscheidet.

In einer bevorzugten Ausführungsform umfasst das Verfahren ferner ein randomisiertes Auswählen von einer aus der Vielzahl von Berechnungseinheiten zur Berechnung der mathematischen Operation, ein Übergeben des Satzes von Parameter an die ausgewählte Berechnungseinheit und ein Bereitstellen eines von der ausgewählten Berechnungseinheit berechneten Ergebnisses der mathematischen Operation.

Gemäß einem weiteren Aspekt ist ein Datenträger oder ein computerlesbares Medium angegeben, welches Befehle speichert, die, wenn sie von einer elektronischen Vorrichtung ausgeführt werden, die elektronische Vorrichtung dazu veranlassen, ein Verfahren nach einer Ausführungsform der vorliegenden Erfindung durchzuführen. Beispielsweise kann der Datenträger zur Konfiguration oder Einrichtung eines elektronischen Moduls gemäß einer Ausführungsform der vorliegenden Erfindung vorgesehen sein.

Erfindungsgemäß ist vorgesehen, dass strukturelle Merkmale oder die funktionale Konfiguration eines elektronischen Moduls gemäß einer oder mehreren Ausführungsformen der vorliegenden Erfindung als strukturelle Merkmale oder funktionale Konfiguration des Chips oder Kryptografiechips gemäß einer oder mehreren Ausführungsformen der vorliegenden Erfindung in beliebiger Kombination vorgesehen sein können. Umgekehrt können strukturelle Merkmale oder die funktionale Konfiguration eines Chips oder Kryptografiechips gemäß einer oder mehreren Ausführungsformen der vorliegenden Erfindung als strukturelle Merkmale oder funktionale Konfiguration des elektronischen Moduls gemäß einer oder mehreren Ausführungsformen der vorliegenden Erfindung in beliebiger Kombination vorgesehen sein. Darüber hinaus können einzelne Verfahrensschritte gemäß einer oder mehreren Ausführungsformen der vorliegenden Erfindung als funktionale Konfiguration des elektronischen Moduls, des Chips oder des Kryptografiechips in einer beliebigen Kombination vorgesehen sein, und die strukturellen Merkmale oder die funktionale Konfiguration des elektronischen Moduls, des Chips oder des Kryptografiechips gemäß einer oder mehreren Ausführungsformen der vorliegenden Erfindung können in Verfahrensschritten des Verfahrens gemäß einer oder mehreren Ausführungsformen der vorliegenden Erfindung in beliebiger Kombination vorgesehen sein.

Weitere Vorteile der erfindungsgemäßen Speichervorrichtung und des Verfahrens ergeben sich aus der folgenden Beschreibung, in der die Erfindung anhand von Ausführungsbeispielen unter Bezugnahme auf die beigefügten Zeichnungen näher erläutert wird. Darin zeigen:

1 eine schematische Darstellung eines elektronischen Moduls gemäß einer Ausführungsform der vorliegenden Erfindung,

2 eine Smartcard, welche gemäß einer Ausführungsform der vorliegenden Erfindung eingerichtet ist,

3A bis 3C Darstellungen von Verfahren zur Berechnung einer Multiplikation, welche in Ausführungsformen der vorliegenden Erfindung einsetzbar sind,

4A und 4B ein Schema einer rekursiven Berechnung einer Multiplikation, welche in Ausführungsformen der vorliegenden Erfindung einsetzbar ist, und

5 ein Flussdiagramm eines Verfahrens zur Berechnung einer mathematischen Operation gemäß einer Ausführungsform der vorliegenden Erfindung.

In dieser Beschreibung wird die Konjunktion „oder” als eine nicht ausschließende Disjunktion verstanden, sodass der Ausdruck „A oder B” entweder „A” oder „B” oder „A und B” bedeuten kann. Ferner definieren die Begriffe „mathematische Operation” und „Berechnungsverfahren” eine konkrete Implementierung der mathematischen Operation bzw. des Berechnungsverfahrens als Software oder Hardware in beliebiger Kombination, sodass ein entsprechend eingerichtetes elektronisches Modul, wie beispielsweise mindestens eine integrierte Schaltung, mindestens ein Mikroprozessor oder mindestens ein Prozessor mit einem oder mehreren Kernen, die mathematische Operation oder das Berechnungsverfahren entweder direkt durch die zugrunde liegende Hardware bereitstellt oder die zugrunde liegende Hardware zumindest teilweise mit Software konfiguriert, um die mathematische Operation oder das Berechnungsverfahren zu implementieren.

1 zeigt eine schematische Darstellung eines elektronischen Moduls gemäß einer Ausführungsform der vorliegenden Erfindung.

Das elektronische Modul 100 kann eine integrierte Schaltung oder eine andere hardwarebasierte Komponente sein. Das Modul 100 weist eine Eingabeschnittstelle 102 und eine Ausgabeschnittstelle 104 auf, welche beispielsweise leitungsgebunden oder drahtlos mit weiteren elektronischen Komponenten oder Vorrichtungen, beispielsweise einem Mikroprozessor einer Smartcard, einer Bus-Schnittstelle einer Rechenvorrichtung oder einem Kartenleser, kommunizieren können.

Das Modul 100 kann dazu eingerichtet sein, eine mathematische Operation zu berechnen, wobei die mathematische Operation auf einem oder mehreren Parametern oder entsprechenden Werten durchgeführt wird. Zumindest einige dieser Parameter können über die Eingabeschnittstelle 102 eingegeben werden. Weitere Parameter können aus einem Speicher 106 des Moduls 100 ausgelesen werden. Im Speicher 106 können vertrauliche oder sicherheitskritische Daten abgelegt sein, beispielsweise Schlüssel, welche als Parameter bei der Berechnung der mathematischen Operation herangezogen werden. Falls das Modul 100 in einer elektronischen Vorrichtung angeordnet ist, beispielsweise in einem Kryptografiechip oder als Bestandteil einer elektronischen Vorrichtung zum Einsatz in sicherheitskritischen Bereichen, kann der Speicher 106 ein abgesicherter Speicher sein. Ferner können die vertraulichen oder sicherheitskritischen Daten in einem externen Speicher der Vorrichtung hinterlegt sein, sodass diese über die Eingabeschnittstelle 102 in das Modul 100 eingegeben werden können.

Das Modul 100 weist ferner eine Auswahleinheit 108 und eine Vielzahl von Berechnungseinheiten 110x, ..., 110n auf, von denen lediglich vier Einheiten E1, E2, E3 und E4 dargestellt sind. Es sollte jedoch verständlich sein, dass die vorliegende Erfindung nicht auf eine bestimmte Anzahl von Berechnungseinheiten beschränkt ist und dass weniger als vier und mehr als vier Berechnungseinheiten im Modul 100 angeordnet sein können. Jede der Berechnungseinheiten 110a, ..., 110n ist eingerichtet, die mathematische Operation des Moduls 100 auf oder mit den Parametern zu berechnen, wobei jede Berechnungseinheit 110a, ..., 110n die mathematische Operation nach einem Berechnungsverfahren berechnet, das sich in mindestens zwei Berechnungseinheiten 110x, ..., 110n unterscheidet. Somit umfasst das Modul 100 mehrere unterschiedliche Berechnungseinheiten 110a, ..., 110n.

Die Auswahleinheit 108 ist eingerichtet, zur Laufzeit randomisiert eine der Berechnungseinheiten 110a, ..., 110n auszuwählen und die jeweiligen Parameter an die ausgewählte Berechnungseinheit 110i zu übergeben. Hierzu kann die Auswahleinheit 108 die über die Eingabeschnittstelle 102 eingegebenen Parameter und/oder die im Speicher 106 abgelegten Parameter an die ausgewählte Berechnungseinheit 110i weiterleiten. Die Auswahleinheit 108 kann direkt die entsprechenden Werte der Parameter ermitteln und an die ausgewählte Berechnungseinheit 110i weiterleiten. Alternativ oder zusätzlich kann die Auswahleinheit 108 oder das Modul 100 zumindest für einen Teil der Parameter Referenzen an die ausgewählte Berechnungseinheit 110i weiterleiten, sodass die ausgewählte Berechnungseinheit 110i die jeweils referenzierten Parameter über die Eingabeschnittstelle 102 oder den Speicher 106 abrufen kann.

Die Berechnungseinheiten 110a, ..., 110n sind vorzugsweise miteinander verkoppelt, wie es durch die gestrichelten Linien in 1 angedeutet ist. Ferner können die Berechnungseinheiten 110a, ..., 110n an die Auswahleinheit 108 gekoppelt sein. Beispielsweise kann in mindestens einem Berechnungsverfahren in einer der Berechnungseinheiten 110a, ..., 110n eine rekursive Berechnung der mathematischen Operation vorgesehen sein, welche eine Zerlegung mindestens eines Parameters in eine Vielzahl von Teilstücken definiert, auf denen dann die mathematische Operation rekursiv durchgeführt wird. Die ausgewählte Berechnungseinheit 110i kann in einer nächsten Rekursionsstufe die mathematische Operation entweder wieder selbst durchführen, selbst eine andere Berechnungseinheit 110j auswählen und dieser mindestens eines der Teilstücke zur Berechnung der mathematischen Operation übergeben oder über die Auswahleinheit 108 randomisiert eine andere Berechnungseinheit 110j auswählen und dieser zumindest eines der Teilstücke zur Weiterberechnung der mathematischen Operation auf der nächsten Rekursionsstufe übergeben. Nach Abschluss der nächsten Rekursionsstufe kann die ausgewählte Berechnungseinheit 110i die Teilergebnisse wieder erhalten und zu einem Gesamtergebnis zusammensetzen.

Es wird davon ausgegangen, dass die Prinzipien der Rekursion dem Fachmann hinlänglich bekannt sind. Insbesondere sollte verständlich sein, dass die Rekursion bei einer Granularität der Parameter beendet wird, bei der diese nicht mehr in eine Vielzahl von Teilstücken zerlegt werden, sodass die mathematische Operation direkt auf den Parameter ausgeführt wird.

Ferner kann ein bestimmtes Berechnungsverfahren einer Berechnungseinheit 110a, ..., 110n definieren, dass auf einer nächsten Rekursionsstufe ein bestimmtes Berechnungsverfahren zum Einsatz kommt, welches durch eine andere Berechnungseinheit 110j implementiert sein kann. Dementsprechend kann jede Berechnungseinheit 110a, ..., 110n entweder direkt oder über die Auswahleinheit 108 Informationen darüber abrufen, welche Berechnungsverfahren durch die Berechnungseinheiten 110a, ..., 110n auf dem Modul 100 implementiert sind, um die nächste Rekursionsstufe anzusteuern.

Die ausgewählte Berechnungseinheit 110i kann ferner mit der Ausgabeschnittstelle 104 verbunden sein, um das Ergebnis der mathematischen Operation bereitzustellen.

Durch die Auswahl der Berechnungseinheit 110i und die hiermit erreichte Variantenvielfalt bei der Berechnung der mathematischen Operation wird eine Nachverfolgbarkeit der Berechnung unmöglich gemacht oder zumindest deutlich erschwert, wodurch Rückschlüsse auf die jeweils verwendeten Parameter für zahlreiche Angriffsmethoden, welche beispielsweise auf der Hardware-Kryptoanalyse beruhen, effektiv verhindert werden. Solche Angriffsmethoden werden insbesondere im sicherheitskritischen Umfeld eingesetzt, um aus einem Zustand oder Verhalten eines Sicherheitsmoduls Rückschlüsse auf die in dem Sicherheitsmodul gespeicherten oder verwendeten vertraulichen Daten ableiten zu können.

Wie es in 2 gezeigt ist, kann eine Smartcard 200 oder eine beliebige andere elektronische Vorrichtung, beispielsweise ein elektronisches Dokument oder ein Zahlungsmittel, verwendet werden, um die Identität oder Authentizität eines Benutzers zu bestätigen oder Vorgänge zu validieren, die durch eine Rechenvorrichtung 202 ausgeführt werden. Die Rechenvorrichtung 202 kann über ein Kommunikationsmedium oder eine Kommunikationsschnittstelle, beispielsweise ein Lesegerät 204 verfügen, welches drahtlos oder leitungsgebunden mit der Smartcard 200 kommunizieren kann, wie es durch die Verbindungslinie 206 angedeutet ist. Die Rechenvorrichtung 202 kann von der Smartcard 200 beispielsweise eine Bestätigung, Authentifizierung oder Validierung anfordern, indem sie mindestens einen Wert an die Smartcard 200 übermittelt, wobei die Smartcard 200 auf der Grundlage des mindestens einen Werts und eines oder mehrerer weiterer Werte, beispielsweise eines geheimen Datenmaterials, eines geheimen Schlüssels oder ähnlicher Daten, die auf der Smartcard 200 hinterlegt oder von dieser abrufbar sein können, ein Ergebnis berechnet, das zur angeforderten Bestätigung, Authentifizierung oder Validierung verwendet werden kann. Typischerweise ist die Smartcard 200 derart abgesichert, dass die vertraulichen Daten nicht oder nur unter einem erheblichen Aufwand aus der Smartcard 200 ermittelbar sind, beispielsweise indem die Smartcard 200 über Hardware- und Software-Mechanismen verfügt, welche ein direktes Auslesen der vertraulichen Daten verhindern.

Ferner kann die Smartcard 200 gegen Angriffe der Hardware-Kryptoanalyse gemäß Ausführungsformen der vorliegenden Erfindung abgesichert sein, wie zum Beispiel die differentielle Verbrauchsanalyse (DPA) oder Template-Angriffe.

Bei der differentiellen Verbrauchsanalyse wird zunächst für eine größere Anzahl von Eingabedaten (bei Blockchiffren etwa Klartexte) und Schlüssel (oder Teilschlüssel) ein geeigneter Zwischenwert berechnet, der bei der Ausführung eines in der Smartcard 200 ausgeführten kryptografischen Algorithmus vorkommt. Aus diesen Zwischenwerten wiederum werden auf der Grundlage eines Verbrauchmodells für die Hardware hypothetische Energieverbräuche berechnet. Man erhält so eine Matrix V = (vi;j), in der jeder Eintrag den besagten Verbrauch für ein bestimmtes Eingabedatum, indiziert mit i, und einen (Teil-)Schlüssel, indiziert mit j, angibt.

Im nächsten Schritt der DPA wird für jedes verwendete Eingabedatum eine Verbrauchskurve (engl. power trace) am Kryptogerät gemessen. Die Messwerte werden in einer Matrix T = (ti;l) abgelegt. Mit i werden hier wieder die Eingabedaten indiziert, mit 1 die Messzeitpunkte, d. h., eine Zeile der Matrix repräsentiert eine Verbrauchskurve für ein bestimmtes Eingabedatum. Falls nun das gewählte Energieverbrauchsmodell den tatsächlichen Energieverbrauch einigermaßen korrekt vorhersagt, sollte es eine Spalte in der Matrix T geben, deren Einträge stark mit den Einträgen einer Spalte aus V korrelieren, nämlich der Spalte, die dem tatsächlich verwendeten Schlüssel des Gerätes entspricht. Man berechnet daher für alle Paare von Spalten aus V und T den Korrelationskoeffizienten. Erhält man einen (betragsmäßig) großen Koeffizienten für ein bestimmtes Paar, liefert dies mit gewisser Wahrscheinlichkeit den korrekten Schlüssel. Hierbei kann die genaue Ausrichtung (engl. alignment) der Power Traces zueinander wesentlich sein. Dies bedeutet, dass eine gegebene Operation in der Berechnung bei den verschiedenen Messungen stets an derselben Stelle der Power Trace auftreten muss, damit mittels der DPA Rückschlüsse auf die verwendeten vertraulichen Daten gezogen werden können.

Bei den Template-Angriffen wird angenommen, dass dem Angreifer ein baugleiches Kryptogerät zur Verfügung steht, das den kryptografischen Algorithmus für beliebige Eingabedaten ausführen kann. Durch wiederholte Berechnung kann der Energieverbrauch des Kryptogerätes relativ genau charakterisiert werden.

Bei einem Template-Angriff wird für jeden möglichen (Teil-)Schlüssel eine Reihe von Power Traces gemessen. Aus den Power Traces werden interessante (Zeit-)Punkte extrahiert, bei denen der Energieverbrauch mutmaßlich besonders stark vom Schlüssel abhängt. Für jeden Schlüssel werden die Mittelwerte des Energieverbrauchs an den interessanten Punkten berechnet. Das Ergebnis ist ein vom jeweiligen Schlüssel abhängender Mittelwertvektor M (m1, ..., mn). Der Wert n gibt die Anzahl der interessanten Punkte an. Des Weiteren werden die Vektoren Ni = ((tr) – mi)r berechnet, wobei r Index über die Power Traces und i Index des interessanten Punktes ist. Die Ni geben das Rauschen wieder, das die verschiedenen Messungen beeinflusst. Für jedes Paar von interessanten Punkten wird die Kovarianz Cov(Ni, Nj) dieser Vektoren berechnet. Die Ergebnisse werden in einer Kovarianzmatrix C abgelegt. Das Paar (M, C) bezeichnet man als Template für einen Schlüssel.

Es wird nun eine Power Trace vom Zielgerät gemessen und an den interessanten Punkten betrachtet. Mithilfe von (M, C) können die bedingten Wahrscheinlichkeiten für diese Power Trace unter den verschiedenen möglichen Schlüsseln berechnet werden, wobei die Berechnung unter der Annahme geschieht, dass der Energieverbrauch an den interessanten Punkten einer multivariaten Normalverteilung folgt. Die Anwendung der Maximum-Likelihood-Methode liefert dann den wahrscheinlichsten Schlüssel.

Ferner werden auch Template-Angriffe für asymmetrische Verfahren wie ECDSA diskutiert. Unter geeigneten Voraussetzungen lässt sich ein geheimer Signaturschlüssel rekonstruieren. Hierzu werden zunächst einige wenige Bits des verwendeten flüchtigen Schlüssels in mehreren Signaturen per Template-Angriff bestimmt. Hierfür werden etwa für die niedrigstwertigen Bits des flüchtigen Schlüssels geeignete Zwischenwerte bei der Punktmultiplikation betrachtet und entsprechende Templates erstellt. Da der Basispunkt fest ist, muss nur eine beschränkte Anzahl an Zwischenwerten betrachtet werden. Werden nun genügend Bits für verschiedene Signaturen bestimmt, lässt sich mithilfe sogenannter Gittermethoden der geheime Schlüssel gewinnen. Auch für Template-Angriffe ist ein korrektes Alignment wichtig, um beispielsweise die interessanten Punkte zu ermitteln. Ferner müssen die Power Traces des Zielgerätes aus der zweiten Phase des Angriffs richtig zu den Power Traces aus der ersten Phase ausgerichtet sein.

Zur Abwehr solcher und ähnlicher Angriffe kann in der Smartcard 200 ein abgesichertes Berechnungsmodul 208 vorgesehen sein, welches ein elektronisches Modul nach einer Ausführungsform der vorliegenden Erfindung sein kann, beispielsweise das Modul 100 aus 1, welches durch die Variantenvielfalt der Berechnung einzelner mathematischer Operationen keine Rückschlüsse auf die jeweils verwendeten Daten zulässt oder diese zumindest deutlich erschwert.

Beispielsweise kann die Smartcard 200 Verfahren für die Elliptische-Kurven-Kryptografie (FCC) bereitstellen. Die vorliegende Erfindung ist jedoch nicht auf einen bestimmten Anwendungsbereich der Kryptografie beschränkt und kann auch mit anderen Kryptografieverfahren und in anderen sicherheitskritischen Bereichen verwendet werden. Die FCC ist lediglich beispielhaft als eine vorteilhafte Ausführungsform beschrieben.

Grundlage in der ECC sind Operationen auf Punkten einer elliptischen Kurve. Diese Punkte haben Koordinaten in einem endlichen Körper. Die durchzuführenden Operationen auf den Punkten übersetzen sich direkt in Operationen auf den Koordinaten, d. h. in Additionen und Multiplikationen von Elementen eines endlichen Körpers. Da die Multiplikationen einen gewissen rechnerischen Aufwand verursachen, tragen sie deutlich zum Stromprofil bei und können somit lohnende Ziele für Angriffsmethoden der Hardware-Kryptoanalyse sein.

Indem das Sicherheitsmodul 208 einzelne mathematische Operationen, beispielsweise die Multiplikationen oder die Potenzierung, bei jedem Aufruf auf eine andere Weise berechnet, unterscheiden sich die entsprechenden Power Traces derart stark voneinander, dass ein Alignment entweder gar nicht oder nur deutlich erschwert erreicht werden kann. Somit kann aus Power Traces der Smartcard 200 nicht unmittelbar auf die bei der Berechnung verwendeten vertraulichen Daten rückgeschlossen werden.

Die 3A bis 3C bilden jeweils ein Schema von unterschiedlichen Berechnungsverfahren zur Berechnung einer Multiplikation ab, welche in Ausführungsformen der vorliegenden Erfindung einsetzbar sind. Beispielsweise kann das Modul 100 aus 1 oder die Sicherheitskomponente 208 aus 2 über eine Vielzahl von Berechnungseinheiten verfügen, welche jeweils ein Berechnungsverfahren gemäß den 3A bis 3C zur Durchführung der Multiplikation aufweisen.

Die Multiplikation von n-Bit-Zahlen ist eine der grundlegenden Operationen und sie ist mit O(n2) vergleichsweise teuer. Es wird davon ausgegangen, dass dem Fachmann die O-Notation oder Landau-Symbole bekannt sind, um die Komplexität von Berechnungsaufgaben zu charakterisieren. Aufgrund der O(n2)-Komplexität der Multiplikation findet man in der Literatur diverse Vorschläge für Multiplikationsalgorithmen, die eingesetzt werden, um den rechnerischen Aufwand der Multiplikation zu verkürzen, z. B. auf mit dem rekursiv angewendeten Karatsuba-Verfahren.

In traditionellen Rechensystemen übernimmt die Durchführung der Multiplikation eine spezielle Recheneinheit, beispielsweise die arithmetic logic unit (ALU). Diese Recheneinheit kann in unterschiedlichen Chipdesigns auf unterschiedliche Weise umgesetzt sein, nach den jeweiligen konkreten Platz- oder Laufzeitanforderungen. Ist das Design jedoch einmal festgelegt, so sind alle Chips, die hiernach gefertigt werden, exakt gleich aufgebaut und verwenden bei jeder Berechnung stets denselben Multiplikationsalgorithmus. Dementsprechend weisen wiederholte Messungen derselben Berechnung an einem Chip, aber auch an verschiedenen Chips derselben Baureihe, große Ähnlichkeit auf, wodurch die bereits beschriebenen DPA und Template-Angriffe praktikabel werden, bei denen viele Power Traces aufgenommen, verglichen und korrekt zueinander ausgerichtet werden müssen.

Zwar könnte jeder Chip bei seiner Herstellung mit einer zufällig ausgewählten Multiplizierervariante versehen werden, sodass alle Chips nach außen hin dasselbe Verhalten zeigen, intern aber unterschiedliche Algorithmen verwenden und somit auch unterschiedlich verdrahtet sind. Dieser Schutz versagt jedoch gegen solche Angriffe, bei denen dem Angreifer kein weiteres, mit dem Angriffsziel übereinstimmendes Chip-Exemplar vorliegen muss. Bei der DPA werden beispielsweise die Power Traces von genau dem Chip aufgenommen, der auch angegriffen werden soll. Lediglich die Template-Angriffe werden erschwert, da diese voraussetzen, dass der Angreifer neben dem Zielobjekt auch einen zweiten Chip für die Template-Herstellung zur Verfügung hat. Sind die beiden Chips nicht baugleich, so ist es unwahrscheinlich, dass sich das Template anschließend auf das Zielobjekt anwenden lässt. Verfügt der Angreifer aber über einen Satz von Chips, die den einzelnen Varianten des Multiplizierers entsprechen, so können mit einem nur unerheblichen zusätzlichen Aufwand Rückschlüsse auf das verwendete Geheimmaterial gezogen werden.

Ferner lässt sich die Herstellung von unterschiedlichen Chips mit unterschiedlichen Multiplizierervarianten nicht praktikabel auf eine Massenproduktion von beispielsweise ASICs übertragen, da jede dieser individuellen Verdrahtungen im Produktionsprozess einen eigenen Maskensatz erfordert, was bei einer hohen Variantenzahl unweigerlich zu Unkosten führt.

Gängige Multiplikationsverfahren führen die Berechnung eines Produkts A·B zweier großer Zahlen A und B auf die Berechnung von mehreren Produkten kleinerer Zahlen zurück. Ein Algorithmus einer Multiplikation ist in Tabelle 1 dargestellt.

Input: Zwei Zahlen A und B
Output: A·B.
1. Die Ausgangszahlen werden in Teilstücke kürzerer Länge zerlegt.
2. Aus den Teilstücken werden durch geeignetes Addieren, Subtrahieren und ggf. Shiften neue Terme gebildet.
3. Diese neuen Terme werden nun in geeigneter Weise miteinander multipliziert, um Teilprodukte zu erhalten.
4. Die Teilprodukte werden zum Gesamtergebnis zusammengefasst, wobei wieder nur Additionen, Subtraktionen und Shifts verwendet werden.
Tabelle 1: Multiplikationsverfahren

In Schritt 3 kann dabei eine Rekursion gestartet werden, d. h., dass zum Berechnen der Teilprodukte wieder eine Zerlegung der Faktoren in noch kleinere Teilstücke vorgenommen wird. Dementsprechend ist vorteilhafterweise in Ausführungsformen der vorliegenden Erfindung eine rekursive Berechnung vorgesehen, um eine größtmögliche Reduktion des Aufwands bei einer gleichzeitig hohen Variationsvielfalt zu erzielen.

In den in den 3A bis 3C gezeigten Beispielen wird ein Produkt zweier Zahlen A und B einer bestimmten Länge berechnet. Es sollte verständlich sein, dass die gezeigten Verfahren auf Zahlen jeder Größenordnung anwendbar sind, wobei vorzugsweise besonders große Zahlen betrachtet werden, z. B. mit einer Länge von 256 Bit oder mehr. Zu Darstellungszwecken wird davon ausgegangen, dass beide Zahlen in Binärdarstellung vorliegen. Ferner können beide Zahlen so mit führenden Nullen aufgefüllt werden, dass sie dieselbe Bitlänge n haben, die den Teilbarkeitsanforderungen des jeweiligen Verfahrens entspricht.

3A zeigt eine schematische Darstellung des Karatsuba-Verfahrens, das beispielsweise in Anatoli Alexejewitsch Karatsuba, Yu Ofman: Multiplication of Many-Digital Numbers by Automatic Computers, Doklady Akad. Nauk SSSR, vol. 145 (1962), S. 293–294, beschrieben ist. Wie in 3A dargestellt, kann das Verfahren als eine Abfolge von vier Schritten beschrieben sein:

  • 1. Sei die Bitlänge n gerade, also etwa n = 2m. Es bezeichne A1 die Zahl, die aus den höherwertigen m Bits von A gebildet wird, und A0 die Zahl, die aus den niederwertigen m Bits von A gebildet wird. Analog seien die Bezeichnungen für B. Es gilt also A = A1·2m + A0 und B = B1·2m + B0 mit 0 ≤ A0, A1, B0, B1 < 2m,im Folgenden durch die Konkatenationsschreibweise A = A1|A0 bzw. B = B1|B0 ausgedrückt.
  • 2. Neben den so bestimmten Turnen A0, A1, B0, B1 berechne man auch A0 + A1 und B0 + B1.
  • 3. Man berechne die drei Produkte A0B0, A1B1 und (A0 + A1)(B0 + B1).
  • 4. Gemäß der Formel A·B = (A1·2m + A0)(B1·2m ± B0)
    = A1B1·22m + ((A0 + A1)(B0 + B1) – A0B0 – A1B1)·2m + A0B0
    setze man die Teilprodukte aus Schritt 3 zum Gesamtergebnis zusammen. Hierbei kann vorteilhafterweise die Multiplikation mit Zweierpotenzen in Hardware effizient als ein Links-Shift dargestellt werden.

3B stellt schematisch ein weiteres Multiplikationsverfahren dar, das unter dem Namen Winograd-Verfahren bekannt ist und beispielsweise in Shmuel Winograd: Arithmetic complexity of computations, SIAM (1980), und Daniel V. Bailey, Christof Paar: Efficient arithmetic in finite field extensions with application in finite field cryptography, Journal of Cryptology, vol. 14, no. 3 (2001), S. 153–176, beschrieben ist. Wie in 3B gezeigt, kann das Winograd-Verfahren über vier Verfahrensschritte definiert sein:

  • 1. Sei die Bitlänge n durch 3 teilbar, n = 3m. Die Zahlen A und B werden jetzt in jeweils drei Teile der Länge m zerlegt, also A = A2·22m + A1·2m + A0 und B = B2·22m + B1·2m + B0mit 0 ≤ A0, A1, A2, B0, B1, B2 < 2m oder kurz: A = A2|A1|A0 und B = B2|B1|B0.
  • 2. Man berechne zusätzlich A0 + A1, A0 + A2 und A1 + A2 sowie B0 + B1, B0 + B2 und B1 + B2.
  • 3. Man berechne aus den nun bekannten Termen die Produkte A0B0, A1B1, A2B2, (A0 + A1)(B0 + B1), (A0 + A2)(B0 + B2) und (A1 + A2)(B1 + B2).
  • 4. Das Gesamtergebnis erhält man aus den in Schritt 3 berechneten Produkten gemäß der Formel: A·B = (A2·22m + A1·2m + A0)·(B2·22m + B1·2m + B0)
    = A2B2·24m + ((A1 + A2)(B1 + B2) – A1B1 – A2B2)·23m
    +((A0 + A2)(B0 + B2) – A0B0 + A1B1 – A2B2)·22m
    +((A0 + A1)(B0 + B1) – A0B0 – A1B1)·2m + A0B0

Ein weiteres Multiplikationsverfahren, das auf dem Karatsuba-Verfahren basiert, ist unter dem Namen Montgomery-Verfahren bekannt und in Peter L. Montgomery: Five, Six, and Seven-Term Karatsuba-Like Formulae, IEEE Transactions on Computers, vol. 54, no. 3 (März 2005), beschrieben. Abweichend von den Verfahren nach Karatsuba und Winograd werden die Zahlen A und B in jeweils fünf Teile gleicher Länge zerlegt: A = A4|A3|A2|A1|A0 und B = B4|B3|B2|B1|B0. In einem Schritt 3 der Verfahren nach Karatsuba oder Winograd entsprechenden Schritt werden 13 Teilprodukte berechnet.

3C stellt ein weiteres Multiplikationsverfahren dar, welches unter dem Namen „klassische Multiplikation” bekannt ist und als ein teilproduktbasiertes Multiplikationsverfahren charakterisiert werden kann. Das klassische Multiplizieren wird über die folgenden, in 3C illustrierten Verfahrensschritte definiert:

  • 1. Die Zahlen A und B werden in Teilstücke der Länge m = 1 zerlegt, also .
  • 2. Ein zu Schritt 2 der Verfahren aus 3A und 3B analoger Schritt entfällt.
  • 3. Man berechne AiBj für alle 0 ≤ i; j < n.
  • 4. Für das Gesamtergebnismüssen die Teilprodukte aus Schritt 3 nur noch geshiftet und addiert werden.

Die vorgenannten, mit Bezug auf die 3A bis 3C beschriebenen Multiplikationsverfahren und weitere Verfahren können gemäß Ausführungsformen der vorliegenden Erfindung in einzelnen Berechnungseinheiten auf einem einzelnen Chip in Hardware implementiert sein, wobei das zu verwendende Multiplikationsverfahren erst zur Laufzeit bestimmt werden kann, beispielsweise durch eine randomisierte Auswahl der jeweiligen Berechnungseinheit. Hierzu kann auf einem Chip ein Mittel vorgesehen sein, welches wiederholt zufällig oder pseudozufällig eines der implementierten Multiplikationsverfahren auswählt, beispielsweise unter Verwendung eines Zufallszahlengenerators.

Soll nun das Produkt zweier Zahlen berechnet werden, so wird zunächst eine Berechnungseinheit ausgewählt und das darin implementierte Multiplikationsverfahren angewendet. Wie bei den vorstehend genannten, mit Bezug auf die 3A bis 3C beschriebenen Multiplikationsverfahren näher dargelegt, lässt sich die Berechnung einer Multiplikation von zwei großen Zahlen auf einzelne Teilprodukte zurückführen, beispielsweise die in dem jeweiligen Schritt 3 auftretenden Teilprodukte, welche erneut von neu auszuwählenden Berechnungseinheiten und den darin implementierten Multiplikationsverfahren berechnet werden können. Diese müssen nicht mit dem im ersten Schritt gewählten Multiplikationsverfahren übereinstimmen. Dementsprechend kann ein beliebiges Multiplikationsverfahren rekursiv fortgesetzt werden, wenn ein Teilprodukt zu berechnen ist, wodurch eine erneute Auswahl einer Berechnungseinheit und eines darin implementierten Berechnungsverfahrens angestoßen werden kann. Hierdurch kann die Variantenvielfalt bei der Berechnung der Multiplikation derart erhöht werden, dass die oben dargelegten Angriffe unmöglich gemacht oder derart erschwert werden, dass Rückschlüsse auf das verwendete vertrauliche Datenmaterial nicht mehr praktikabel gezogen werden können.

Ein möglicher Verfahrensablauf zur Berechnung einer Multiplikation gemäß einer Ausführungsform der vorliegenden Erfindung ist in Tabelle 2 dargestellt.

Input: Zwei Zahlen A und B
Output: A·B.

0. Wähle ein Multiplikationsverfahren.
1. Zerlege die Zahlen A und B gemäß dem gewählten Verfahren in Teilstücke kürzerer Bitlänge.
2. Bilde aus den Teilstücken gemäß dem gewählten Verfahren durch Addition, Subtraktion und Shift neue Terme.
3. Für jedes Teilprodukt, das gemäß dem gewählten Verfahren aus diesen Termen berechnet werden soll,
• steige eine Rekursionsebene ab, d. h., gehe zu Schritt 0, wenn die Bitlänge der Terme größer 1 ist, ODER
• führe die Multiplikation direkt aus, wenn die Bitlänge der Terme 1 ist. Sind alle Teilprodukte einer Rekursionsebene auf diese Weise verarbeitet, gehe zu Schritt 4. Vorteilhafterweise kann eine 1-Bit-Multiplikation in Ausführungsformen der vorliegenden Erfindung direkt in Hardware als ein logischer AND-Operator umgesetzt sein.
4. Setze alle Teilprodukte der aktuellen Rekursionsebene gemäß dem hierfür gewählten Multiplikationsverfahren zusammen. Ist die aktuelle Rekursionsebene die oberste, so gib das Ergebnis als Endergebnis der Berechnung aus. Andernfalls liefere das Ergebnis an die nächsthöhere Rekursionsebene zurück und fahre dort mit Schritt 3 fort.
Tabelle 2: Randomisiertes rekursives Multiplikationsverfahren

In Schritt 0 wird die Wahl der Multiplikationsverfahren für die Berechnung der (Teil-)Produkte in der Regel zufällig erfolgen. Es ist aber auch denkbar, für einige oder alle (Teil-)Produkte ein bestimmtes Verfahren deterministisch vorzugeben. Zum Beispiel könnte für Terme mit einer Bitlänge oberhalb einer bestimmten Schranke (z. B. 8 Bit) das Multiplikationsverfahren immer zufällig ausgewählt werden, während alle kürzeren Terme stets mit einem vorgegebenen Verfahren, wie etwa der in Bezug auf 3C beschriebenen klassischen Methode, berechnet werden.

Der in Tabelle 2 schematisch beschriebene Algorithmus kann in Ausführungsformen der vorliegenden Erfindung als Kombination einzelner Berechnungseinheiten auf einem Modul vorgesehen sein, sodass beispielsweise auf einem Chip nicht eines, sondern mehrere Multiplikationsverfahren in Hardware implementiert sind. Die implementierten Multiplikationsverfahren können z. B. die vier in Bezug auf die 3A bis 3C beschriebenen Verfahren sein. Es sollte jedoch verständlich sein, dass die vorliegende Erfindung weder auf eine bestimmte mathematische Operation noch bestimmte Verfahren noch auf eine Anzahl von Verfahren beschränkt ist. Vielmehr sind andere mathematische Operationen und andere Berechnungsverfahren in beliebiger Anzahl und Kombination denkbar und in Ausführungsformen der vorliegenden Erfindung vorgesehen.

Beispielsweise kann eine bevorzugte Ausführungsform auf eine abgesicherte Berechnung der Potenz gerichtet sein. Dem Fachmann ist bekannt, dass die Potenzierung rekursiv berechnet und auf Multiplikationen zurückgeführt werden kann. Dementsprechend kann die Berechnung der Potenz in einer Vielzahl unterschiedlicher Potenzierungseinheiten, welche einzelnen Berechnungseinheiten entsprechen können, auf einzelne Multiplikationen zurückgeführt werden, welche dann von einer Vielzahl unterschiedlicher Multiplikationseinheiten, welche ebenfalls einzelnen Berechnungseinheiten entsprechen könnten, (rekursiv) durchgeführt werden. Beispielhafte Berechnungsansätze zur Berechnung der Potenz, die in einem oder mehreren Berechnungsmodulen implementiert sein können, umfassen das Montgomery-ladder-Verfahren, das Left-To-Right- oder Right-To-Left-Square-and-multiply-Verfahren, das Multiply-always- oder Square-always-Verfahren und die Window-Verfahren, wie sie beispielsweise in Daniel M. Gordon: A survey of fast exponentiation methods, Journal of Algorithms, vol. 27 no. 1 (1997), S. 129–146; Marc Joye, Sung-Ming Yen: The Montgomery Powering Ladder, Lecture Notes in Computer Science, vol. 2523, Springer (2003), S. 291–302; und Jaecheol Ha et al.: Power Analysis Attacks on the Right-to-Left Square-Always Exponentiation Algorithm, Journal of Internet Services and Information Security, vol. 4, no. 4 (2014), S. 38–51, beschrieben sind. Es sollte jedoch verständlich sein, dass die vorliegende Erfindung nicht auf die vorgenannten Berechnungsverfahren beschränkt ist und stattdessen oder zusätzlich beliebige, vorzugsweise rekursive Verfahren zur Berechnung der Potenz vorgesehen sein können.

Ein Zahlenbeispiel einer Durchführung des in Tabelle 2 definierten randomisierten Multiplikationsverfahrens mit Rekursion ist in den 4A und 4B gegeben. Es sollte verständlich sein, dass die hier verwendeten Zahlen lediglich beispielhaft sind und keine Einschränkung des erfindungsgemäßen Ansatzes darstellen. Vielmehr sind Ausführungsformen der vorliegenden Erfindung auf beliebige mathematische Operationen, Berechnungsverfahren und Werte von Parametern anwendbar.

Wie in den 4A und 4B gezeigt, kann ein Produkt der Zahlen A = 27 und B = 15 (in Binärdarstellung: A = 11011 und B = 1111) berechnet werden. Die Größe der Zahlen A und B ist im gezeigten Beispiel der Übersichtlichkeit halber verhältnismäßig klein gehalten. Es sollte jedoch verständlich sein, dass die vorliegende Erfindung nicht auf eine Zahlengröße beschränkt ist. Vielmehr können die Parameter eine Größe von 256 Bit, 512 Bit, 1024 Bit, 2048 Bit oder mehr haben.

Die Berechnungseinheiten und entsprechende Multiplikationsverfahren können gemäß einer Regel ausgewählt werden, welche einen oder mehrere Gewichtungsfaktoren und/oder die Länge der Eingabedaten berücksichtigt. So kann bei einer Bitlänge der zu verarbeitenden Terme (Parameter) von größer als 2 zwischen dem Karatsuba- (vgl. 3A) und dem Winograd-Verfahren (vgl. 3B) (pseudo-)zufällig und mit gleicher Wahrscheinlichkeit gewählt werden. Ist die Bitlänge hingegen höchstens 2, so kann die klassische Methode ausgewählt werden (vgl. 3C).

In den 4A und 4B ist ein möglicher Verlauf der Multiplikation dargestellt. In der obersten Rekursionsebene 0 (vgl. 4A) wurde zufällig das Karatsuba-Verfahren gewählt, und zum Berechnen der Teilprodukte 1, 2 und 3 in Rekursionsebene 1 kamen – in dieser Reihenfolge – Winograd (4A), Karatsuba (4B) und noch einmal Winograd (4B) zum Einsatz. In Rekursionsebene 2 hatten alle auftretenden Terme höchstens 2 Bit, sodass immer die klassische Multiplikation angewendet wurde, welche beispielsweise auf eine 1-Bit-Multiplikation zurückführbar ist, die mittels eines logischen AND-Operators unmittelbar in Hardware umgesetzt sein kann.

5 bildet ein schematisches Flussdiagramm eines Verfahrens zur Berechnung einer mathematischen Operation gemäß einer Ausführungsform der vorliegenden Erfindung ab.

Das Verfahren 500, wie es in 5 dargestellt ist, kann in einem elektronischen Modul gemäß einer Ausführungsform der vorliegenden Erfindung implementiert sein, beispielsweise im Modul 100 aus 1 oder im Berechnungsmodul 208 aus 2, und eine rekursive Berechnung der mathematischen Operation definieren.

Das Verfahren 500 kann in Schritt 502 starten, beispielsweise indem das Modul 100 zur Berechnung der mathematischen Operation verwendet wird oder die Smartcard 200 mit dem Lesegerät 204 in Kommunikation tritt.

In Schritt 504 kann ein Satz von Parametern empfangen werden, auf dem die mathematische Operation berechnet werden soll. Die Berechnung der mathematischen Operation auf dem Satz von Parametern kann mit einer Vielzahl unterschiedlicher Berechnungseinheiten durchgeführt werden, wobei jede Berechnungseinheit eingerichtet ist, die mathematische Operation auf dem Satz von Parametern zu berechnen, jedoch nach einem dedizierten Berechnungsverfahren. Hierbei unterscheidet sich das Berechnungsverfahren bei mindestens zwei Berechnungseinheiten, sodass nicht vorab bestimmt werden kann, welches Berechnungsverfahren zur Berechnung der mathematischen Operation genutzt wird.

Nach der Auswahl einer Berechnungseinheit kann das entsprechende Berechnungsverfahren eine Zerlegung der Parameter in Schritt 506 durchführen, was zu einer Vielzahl von Teilstücken 508a, 508b führen kann, welche jeweils als eigenständige Teilprobleme betrachtet und beispielsweise auf einer nächsten Rekursionsstufe als Eingabeparameter verwendet werden können. Obwohl nur zwei Teilstücke 508a, 508b in 5 gezeigt sind, wird dem Fachmann verständlich sein, dass die Zerlegung in Schritt 506 zu einer beliebigen Anzahl von Teilstücken und einer entsprechenden Berechnung führen kann, wie es durch die gestrichelte Linie 510 angedeutet ist.

Jedes Teilstück 508a, 508b kann in einer nächsten Rekursionsstufe zur Berechnung der mathematischen Operation herangezogen werden, wobei jeweils eine weitere Berechnungseinheit in den Schritten 512a, 512b ausgewählt werden kann, welche dann die Berechnung in den Schritten 514a, 514b durchführt. Die Berechnung auf der nächsten Rekursionsstufe kann letztendlich einer Wiederholung des Verfahrens 500 entsprechen, wobei dann im Schritt 504 jeweils die Teilstücke 508a, 508b des zerlegten Parameters als Berechnungsgrundlage genommen werden.

Die Berechnung in den Schritten 514a, 514b liefert die Zwischenergebnisse 516a, 516b, welche in Schritt 518 zu einem Gesamtergebnis zusammengesetzt werden können. Das Verfahren 500 kann das berechnete Gesamtergebnis zurückliefern.

In Schritt 520 kann bestimmt werden, ob das Verfahren 500 weiter betriebsbereit bleiben soll. Falls eine weitere Berechnung erfolgen soll, kann das Verfahren 500 zum Schritt 504 verzweigen. Anderenfalls kann das Verfahren in Schritt 522 enden.

Aufgrund der Variantenvielfalt der Berechnungsmöglichkeiten, welche durch die unterschiedlichen Berechnungseinheiten und die rekursive Zerlegung der Eingabeparameter entsteht, fallen die Stromprofile der Berechnung der jeweiligen das Verfahren 500 implementierenden Hardware unterschiedlich aus, sodass ein Entdecken von für einen Angriff relevanten Stellen und ein präzises Alignment verhindert werden können.

Zur Abschätzung der Variantenvielfalt für eine Multiplikation, beispielsweise unter Beachtung der Vorschriften, die für das mit Bezug auf die 4A und 4B beschriebene Beispiel gegeben sind, kann A(n) die Anzahl der möglichen Verläufe für die Multiplikation zweier n-Bit-Zahlen bezeichnen. Es ist dann: A(n) = 1, falls n ∊ {1, 2),A(n) ≥ (A([π2]))3 + (A([π2]))6' falls n ≥ 3.

In der Formel für A(n), n ≥ 3 gilt im Allgemeinen keine Gleichheit, denn sie berücksichtigt nicht, dass die in Schritt 2 des oben beschriebenen Multiplikationsverfahrens gebildeten Summen durch Übertragsbildung länger werden können als die in Schritt 1 vorkommenden Teilstücke.

Eine untere Abschätzung für die Anzahl A(n) der möglichen Verläufe der Multiplikation zweier n-Bit-Zahlen kann auf dem in den 4A und 4B gezeigten Beispiel wie folgt geschehen:
A(1) = 1
A(2) = 1
A(3) ≥ 2
A(4) ≥ 2
A(5) ≥ 9
.
.
.
A(3m) > (A(m))6 für alle m ≥ 1
A(256) > 10200

Somit wären bei der Berechnung des Produkts von A = 27 und B = 15 mindestens 9 verschiedene Verläufe möglich. Dieser Variantenreichtum steigt für größere Zahlen noch an. Für 256-Bit-Zahlen sind es bereits mehr als 10200 Möglichkeiten, wobei die Zahl von der Anzahl und der Art der jeweiligen zur Verfügung stehenden Multiplikationsverfahren abhängt. Es stellt sich jedoch bereits bei einer geringen Anzahl von Verfahren eine große Variantenvielfalt ein.

Durch die randomisierte Algorithmenwahl entsteht bei jeder Multiplikation – auch mit gleichen Eingangswerten – ein individuelles, nicht vorhersehbares Stromprofil. Angriffe, die auf gleichartiges Verhalten, vergleichbare Stromkurven und präzises Alignment angewiesen sind, werden somit effektiv verhindert oder deutlich erschwert, da ein Angreifer aufgrund der zufälligen Wahl der verwendeten Multiplikationsverfahren nicht direkt zwei Berechnungen mit demselben Ablauf anstoßen kann. Ferner würde ein Angreifer, der aus einer gewissen Menge bereits durchgeführter Berechnungen solche herauszufinden sucht, die nach demselben Schema abgelaufen sind, an der großen Zahl möglicher Abläufe scheitern. Um überhaupt eine derartige Übereinstimmung zu finden, müsste der Angreifer in dem zu den 4A und 4B beschriebenen Beispiel näherungsweise 10100 Berechnungen durchführen, was nicht praktikabel ist. Dies beeinflusst insbesondere die Durchführbarkeit von DPA oder Template-Angriffen, wobei nicht nur die Anwendung von Templates gestört wird, sondern bereits deren Erstellung.

Ausführungsformen der vorliegenden Erfindung können somit zur Herstellung von sicheren Berechnungsmodulen vorgesehen sein, welche mit demselben Satz an Berechnungseinheiten mit unterschiedlichen Berechnungsverfahren ausgestattet sein können, beispielsweise Berechnungseinheiten, welche unterschiedliche Multiplikations- oder Potenzierungsverfahren implementieren. Da derselbe Satz an Berechnungseinheiten verwendet werden kann, können die Berechnungsmodule mit ein und demselben Maskensatz hergestellt werden. Hierdurch eignen sich die erfindungsgemäßen Module und Vorrichtungen für die Massenproduktion, beispielsweise als ASICs.

Es sollte verständlich sein, dass die vorliegende Erfindung weder auf eine konkrete Ausgestaltung eines elektronischen Moduls noch auf eine mathematische Operation oder entsprechende Berechnungsverfahren beschränkt ist. Vielmehr kann eine Vielzahl unterschiedlicher Berechnungseinheiten, welche jeweils andere Berechnungsverfahren für eine mathematische Operation implementieren, für eine abgesicherten Ausführung von verschiedenen mathematischen Operationen vorgesehen sein, welche die bei der mathematischen Operation verwendeten Daten wirksam vor Angriffen schützt, welche auf einer Analyse von Energieverbrauchsmessungen basieren.

Die in der vorstehenden Beschreibung, den Ansprüchen und Figuren offenbarten Merkmale können sowohl einzeln als auch in beliebiger Kombination für die Verwirklichung der Erfindung in ihren verschiedenen Ausführungsformen von Bedeutung sein.

ZITATE ENTHALTEN IN DER BESCHREIBUNG

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.

Zitierte Nicht-Patentliteratur

  • Anatoli Alexejewitsch Karatsuba, Yu Ofman: Multiplication of Many-Digital Numbers by Automatic Computers, Doklady Akad. Nauk SSSR, vol. 145 (1962), S. 293–294 [0068]
  • Shmuel Winograd: Arithmetic complexity of computations, SIAM (1980) [0069]
  • Daniel V. Bailey, Christof Paar: Efficient arithmetic in finite field extensions with application in finite field cryptography, Journal of Cryptology, vol. 14, no. 3 (2001), S. 153–176 [0069]
  • Peter L. Montgomery: Five, Six, and Seven-Term Karatsuba-Like Formulae, IEEE Transactions on Computers, vol. 54, no. 3 (März 2005) [0070]
  • Daniel M. Gordon: A survey of fast exponentiation methods, Journal of Algorithms, vol. 27 no. 1 (1997), S. 129–146 [0077]
  • Marc Joye, Sung-Ming Yen: The Montgomery Powering Ladder, Lecture Notes in Computer Science, vol. 2523, Springer (2003), S. 291–302 [0077]
  • Jaecheol Ha et al.: Power Analysis Attacks on the Right-to-Left Square-Always Exponentiation Algorithm, Journal of Internet Services and Information Security, vol. 4, no. 4 (2014), S. 38–51 [0077]