Title:
Schaltungsanordnung zur Taktsynchronisation
Kind Code:
A1


Abstract:

Eine Schaltungsanordnung kann einen Analog-Digital-Wandler (ADC), der dafür ausgelegt ist, ein analoges Signal in ein digitalisiertes Signal mit einer ADC-Frequenz umzuwandeln, und eine Heruntertaktungsschaltung, die dafür ausgelegt ist, ein erstes Signal mit einer Abtastfrequenz auf der Grundlage des digitalisierten Funksignals mit der ADC-Frequenz bereitzustellen, aufweisen. Die Abtastfrequenz ist kleiner als die ADC-Frequenz. Die Schaltungsanordnung kann ferner eine Zeitgeberschaltung, die ein zweites Signal mit einer Zeitgeberfrequenz und ein Zeitsteuersignal zum Steuern der Zeitgebung der Heruntertaktungsschaltung bereitstellt, und eine Differenzbestimmungsschaltung, die dafür ausgelegt ist, eine Phasendifferenz zwischen dem zweiten Signal und dem ersten Signal zu bestimmen, aufweisen.




Inventors:
Reinhardt, Steffen (90425, Nürnberg, DE)
Bode, Peter (82008, Unterhaching, DE)
Application Number:
DE102016111297A
Publication Date:
12/21/2017
Filing Date:
06/21/2016
Assignee:
Intel IP Corp. (Calif., Santa Clara, US)
International Classes:



Foreign References:
9231562
20040213123
5513209
Other References:
Phasenregelschleife. 11.11.2015, Wikipedia [online].
Attorney, Agent or Firm:
Viering, Jentschura & Partner mbB Patent- und Rechtsanwälte, 01099, Dresden, DE
Claims:
1. Schaltungsanordnung, welche Folgendes umfasst:
einen Analog-Digital-Wandler (ADC), der dafür ausgelegt ist, ein analoges Signal in ein digitalisiertes Signal mit einer ADC-Frequenz umzuwandeln,
eine Heruntertaktungsschaltung, die dafür ausgelegt ist, ein erstes Signal mit einer Abtastfrequenz auf der Grundlage des digitalisierten Funksignals mit der ADC-Frequenz bereitzustellen, wobei die Abtastfrequenz kleiner als die ADC-Frequenz ist,
eine Zeitgeberschaltung, die ein zweites Signal mit einer Zeitgeberfrequenz und ein Zeitsteuersignal zum Steuern der Zeitgebung der Heruntertaktungsschaltung bereitstellt, und
eine Differenzbestimmungsschaltung, die dafür ausgelegt ist, eine Phasendifferenz zwischen dem zweiten Signal und dem ersten Signal zu bestimmen.

2. Schaltungsanordnung nach Anspruch 1, welche ferner Folgendes umfasst:
eine Rückkopplungssteuerschaltung, die dafür ausgelegt ist, die Phasendifferenz zwischen dem zweiten Signal und dem ersten Signal auf einen vordefinierten Wert einzustellen,
wobei die Rückkopplungssteuerschaltung optional dafür ausgelegt ist, wenigstens eine von der Zeitgeberschaltung oder der Heruntertaktungsschaltung einzustellen, um die Phasendifferenz des zweiten Signals und des ersten Signals mit dem vordefinierten Wert bereitzustellen.

3. Schaltungsanordnung nach einem der Ansprüche 1 oder 2,
wobei die Zeitgeberschaltung einen numerisch gesteuerten Zeitgeber-Oszillator umfasst, der das zweite Signal mit der Zeitgeberfrequenz bereitstellt,
wobei optional:
die Zeitgeberschaltung ferner einen Zähler umfasst, der mit dem numerisch gesteuerten Zeitgeber-Oszillator gekoppelt ist,
die Zeitgeberschaltung ferner einen Vergleicher umfasst, der mit dem Zähler gekoppelt ist,
das zweite Signal das Taktsignal des Zählers ist und
der Vergleicher dafür ausgelegt ist, das Zeitsteuersignal auf der Grundlage eines durch den Zähler bereitgestellten Signals zu erzeugen.

4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, wobei die Heruntertaktungsschaltung einen numerisch gesteuerten Heruntertaktungsoszillator umfasst, der das erste Signal mit der Abtastfrequenz bereitstellt.

5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4,
wobei die Heruntertaktungsschaltung eine fraktionale Heruntertaktungsschaltung umfasst, die dafür ausgelegt ist, das erste Signal mit der Abtastfrequenz bereitzustellen,
wobei optional die Heruntertaktungsschaltung ferner eine ganzzahlige Heruntertaktungsschaltung umfasst, wobei die ganzzahlige Heruntertaktungsschaltung dafür ausgelegt ist, das digitalisierte Funksignal zu empfangen und der fraktionalen Heruntertaktungsschaltung ein Zwischensignal bereitzustellen.

6. Schaltungsanordnung nach einem der Ansprüche 2 bis 5,
wobei die Rückkopplungssteuerschaltung einen Sensor umfasst, der dafür ausgelegt ist, eine aktuelle Phasendifferenz zwischen dem zweiten Signal und dem ersten Signal zu messen,
wobei die Rückkopplungssteuerschaltung optional ferner ein Filter umfasst, das hinter den Sensor geschaltet ist und dafür ausgelegt ist, wenigstens ein Phasenregelsignal zum Regeln wenigstens einer von der Phase des ersten Signals oder der Phase des zweiten Signals zu bestimmen.

7. Schaltungsanordnung nach einem der Ansprüche 1 bis 6, welche ferner Folgendes umfasst:
eine Basisbandschaltung, die dafür ausgelegt ist, das von der Heruntertaktungsschaltung bereitgestellte erste Signal zu demodulieren,
wobei die Basisbandschaltung optional dafür ausgelegt ist, ein Signal mit einer festen vordefinierten Frequenz zu empfangen.

8. Schaltungsanordnung nach einem der Ansprüche 1 bis 7, welche ferner Folgendes umfasst:
eine Oszillatorschaltung, die dafür ausgelegt ist, ein Lokaloszillatorsignal mit einer Lokaloszillatorfrequenz bereitzustellen,
einen Mischer, der dafür ausgelegt ist, ein Hochfrequenzsignal mit dem Lokaloszillatorsignal zu mischen, um das analoge Signal bereitzustellen,
wobei die Oszillatorschaltung optional ferner eine fraktionale Phasenregelschleifenschaltung umfasst, die dafür ausgelegt ist, ein ADC-Taktsignal unter Verwendung des Lokaloszillatorsignals mit der Lokaloszillatorfrequenz zu erzeugen, um den Analog-Digital-Wandler zu takten, wobei das ADC-Taktsignal die ADC-Frequenz aufweist.

9. Schaltungsanordnung nach einem der Ansprüche 1 bis 8,
wobei die Oszillatorschaltung einen Quarzoszillatorkristall umfasst,
wobei die Oszillatorschaltung optional ferner eine Multiplizierschaltung umfasst, die dafür ausgelegt ist, das Lokaloszillatorsignal auf der Grundlage eines vom Quarzoszillatorkristall bereitgestellten Oszillatorsignals zu erzeugen.

10. Schaltungsanordnung nach Anspruch 9,
wobei die Oszillatorschaltung ferner eine ganzzahlige Phasenregelschleifenschaltung umfasst, die dafür ausgelegt ist, ein ADC-Taktsignal zum Takten des Analog-Digital-Wandlers zu erzeugen, wobei das ADC-Taktsignal die ADC-Frequenz aufweist, oder
wobei die Oszillatorschaltung ferner eine fraktionale Phasenregelschleifenschaltung umfasst, die dafür ausgelegt ist, ein ADC-Taktsignal zum Takten des Analog-Digital-Wandlers zu erzeugen, wobei das ADC-Taktsignal die ADC-Frequenz aufweist.

11. Schaltungsanordnung, die für eine Taktsynchronisation und Signalumwandlung eingerichtet ist, die in einer Mobilkommunikationsvorrichtung verwendet wird, wobei die Schaltungsanordnung Folgendes umfasst:
einen Analog-Digital-Wandler (ADC), der dafür ausgelegt ist, ein analoges Signal in ein digitalisiertes Signal mit einer ADC-Frequenz umzuwandeln,
eine Heruntertaktungsschaltung, die dafür ausgelegt ist, ein erstes Signal mit einer Abtastfrequenz auf der Grundlage des digitalisierten Funksignals mit der ADC-Frequenz bereitzustellen, wobei die Abtastfrequenz kleiner als die ADC-Frequenz ist,
eine Zeitgeberschaltung, die ein zweites Signal mit einer Zeitgeberfrequenz und ein Zeitsteuersignal zum Steuern der Zeitgebung der Heruntertaktungsschaltung bereitstellt,
eine Differenzbestimmungsschaltung, die dafür ausgelegt ist, eine Frequenzdifferenz zwischen der Zeitgeberfrequenz und der Abtastfrequenz zu bestimmen.

12. Schaltungsanordnung nach Anspruch 11, welche ferner Folgendes umfasst:
eine Rückkopplungssteuerschaltung, die dafür ausgelegt ist, wenigstens eine von der Zeitgeberfrequenz oder der Abtastfrequenz einzustellen, so dass die Zeitgeberfrequenz und die Abtastfrequenz ausgerichtet sind,
wobei die Rückkopplungssteuerschaltung optional dafür ausgelegt ist, wenigstens eine von der Zeitgeberschaltung oder der Heruntertaktungsschaltung einzustellen, um die Frequenzdifferenz des zweiten Signals und des ersten Signals mit dem vordefinierten Wert bereitzustellen.

13. Schaltungsanordnung nach einem der Ansprüche 11 oder 12,
wobei die Zeitgeberschaltung einen numerisch gesteuerten Zeitgeber-Oszillator umfasst, der das zweite Signal mit der Zeitgeberfrequenz bereitstellt,
wobei optional:
die Zeitgeberschaltung ferner einen Zähler umfasst, der mit dem numerisch gesteuerten Zeitgeber-Oszillator gekoppelt ist,
die Zeitgeberschaltung ferner einen Vergleicher umfasst, der mit dem Zähler gekoppelt ist,
das zweite Signal das Taktsignal des Zählers ist,
der Vergleicher dafür ausgelegt ist, das Zeitsteuersignal auf der Grundlage eines durch den Zähler bereitgestellten Signals zu erzeugen.

14. Schaltungsanordnung nach einem der Ansprüche 11 bis 13, wobei die Heruntertaktungsschaltung einen numerisch gesteuerten Heruntertaktungsoszillator umfasst, der das erste Signal mit der Abtastfrequenz bereitstellt.

15. Schaltungsanordnung nach einem der Ansprüche 11 bis 14,
wobei die Heruntertaktungsschaltung eine fraktionale Heruntertaktungsschaltung umfasst, die dafür ausgelegt ist, das erste Signal mit der Abtastfrequenz bereitzustellen,
wobei optional die Heruntertaktungsschaltung ferner eine ganzzahlige Heruntertaktungsschaltung umfasst, wobei die ganzzahlige Heruntertaktungsschaltung dafür ausgelegt ist, das digitalisierte Funksignal zu empfangen und der fraktionalen Heruntertaktungsschaltung ein Zwischensignal bereitzustellen.

16. Schaltungsanordnung nach einem der Ansprüche 12 bis 15,
wobei die Rückkopplungssteuerschaltung einen Sensor umfasst, der dafür ausgelegt ist, eine aktuelle Phasendifferenz zwischen dem zweiten Signal und dem ersten Signal zu messen,
wobei die Rückkopplungssteuerschaltung optional ferner ein Filter umfasst, das hinter den Sensor geschaltet ist und dafür ausgelegt ist, wenigstens ein Phasenregelsignal zum Regeln wenigstens einer von der Phase des ersten Signals oder der Phase des zweiten Signals zu bestimmen.

17. Schaltungsanordnung nach einem der Ansprüche 11 bis 16, welche ferner Folgendes umfasst:
eine Basisbandschaltung, die dafür ausgelegt ist, das von der Heruntertaktungsschaltung bereitgestellte erste Signal zu demodulieren,
wobei die Basisbandschaltung optional dafür ausgelegt ist, ein Signal mit einer festen vordefinierten Frequenz zu empfangen.

18. Schaltungsanordnung nach einem der Ansprüche 11 bis 17, welche ferner Folgendes umfasst:
eine Oszillatorschaltung, die dafür ausgelegt ist, ein Lokaloszillatorsignal mit einer Lokaloszillatorfrequenz bereitzustellen,
einen Mischer, der dafür ausgelegt ist, ein Hochfrequenzsignal mit dem Lokaloszillatorsignal zu mischen, um das analoge Signal bereitzustellen,
wobei die Oszillatorschaltung optional ferner eine fraktionale Phasenregelschleifenschaltung umfasst, die dafür ausgelegt ist, ein Analog-Digital-Wandler-Taktsignal unter Verwendung des Lokaloszillatorsignals mit der Lokaloszillatorfrequenz zu erzeugen, um den Analog-Digital-Wandler zu takten, wobei das Analog-Digital-Wandler-Taktsignal die Analog-Digital-Wandler-Frequenz aufweist.

19. Schaltungsanordnung nach einem der Ansprüche 11 bis 18,
wobei die Oszillatorschaltung einen Quarzoszillatorkristall umfasst,
wobei die Oszillatorschaltung optional ferner eine Multiplizierschaltung umfasst, die dafür ausgelegt ist, das Lokaloszillatorsignal auf der Grundlage eines vom Quarzoszillatorkristall bereitgestellten Oszillatorsignals zu erzeugen.

20. Schaltungsanordnung nach Anspruch 19, wobei die Oszillatorschaltung ferner eine ganzzahlige Phasenregelschleifenschaltung umfasst, die dafür ausgelegt ist, ein Analog-Digital-Wandler-Taktsignal zum Takten des Analog-Digital-Wandlers zu erzeugen, wobei das Analog-Digital-Wandler-Taktsignal die Analog-Digital-Wandler-Frequenz aufweist, oder wobei die Oszillatorschaltung ferner eine fraktionale Phasenregelschleifenschaltung umfasst, die dafür ausgelegt ist, ein Analog-Digital-Wandler-Taktsignal zum Takten des Analog-Digital-Wandlers zu erzeugen, wobei das Analog-Digital-Wandler-Taktsignal die Analog-Digital-Wandler-Frequenz aufweist.

21. Mobilfunkkommunikationsvorrichtung, welche Folgendes umfasst:
eine Hochfrequenzschaltung und
eine Schaltungsanordnung nach einem der Ansprüche 1 bis 20,
welche optional als eine Mobilfunkkommunikations-Endgerätevorrichtung ausgelegt ist.

22. Verfahren zum Verarbeiten eines analogen Signals, wobei das Verfahren Folgendes umfasst:
Analog-Digital-Wandeln eines analogen Signals in ein digitalisiertes Signal mit einer Analog-Digital-Wandler-(ADC)-Frequenz,
Bereitstellen eines ersten Signals mit einer Abtastfrequenz auf der Grundlage des digitalisierten Funksignals mit der ADC-Frequenz durch eine Heruntertaktungsschaltung, wobei die Abtastfrequenz kleiner als die ADC-Frequenz ist,
Bereitstellen eines zweiten Signals mit einer Zeitgeberfrequenz und eines Zeitsteuersignals zum Steuern der Zeitgebung der Heruntertaktungsschaltung durch eine Zeitgeberschaltung und
Bestimmen einer Phasendifferenz zwischen dem zweiten Signal und dem ersten Signal.

23. Verfahren nach Anspruch 22, welches ferner Folgendes umfasst:
Rückkopplungssteuerung der Phasendifferenz zwischen dem zweiten Signal und dem ersten Signal auf einen vordefinierten Wert.

24. Verfahren zum Verarbeiten eines analogen Signals, wobei das Verfahren Folgendes umfasst:
Analog-Digital-Wandeln eines analogen Signals in ein digitalisiertes Signal mit einer Analog-Digital-Wandler-(ADC)-Frequenz,
Bereitstellen eines ersten Signals mit einer Abtastfrequenz auf der Grundlage des digitalisierten Funksignals mit der ADC-Frequenz durch eine Heruntertaktungsschaltung, wobei die Abtastfrequenz kleiner als die ADC-Frequenz ist,
Bereitstellen eines zweiten Signals mit einer Zeitgeberfrequenz und eines Zeitsteuersignals zum Steuern der Zeitgebung der Heruntertaktungsschaltung durch eine Zeitgeberschaltung und
Bestimmen einer Frequenzdifferenz zwischen der Zeitgeberfrequenz und der Abtastfrequenz.

25. Verfahren nach Anspruch 24, welches ferner Folgendes umfasst:
Rückkopplungssteuerung wenigstens einer von der Zeitgeberfrequenz oder der Abtastfrequenz, so dass die Zeitgeberfrequenz und die Abtastfrequenz ausgerichtet sind.

Description:
Technisches Gebiet

Verschiedene Ausführungsformen betreffen allgemein eine Schaltungsanordnung.

Hintergrund

Jede Mobilfunkkommunikations-Endgerätevorrichtung in der Art eines Benutzerendgeräts (UE) in einem Mobilfunksystem muss sich der Mobilfunkzeitsteuerung bewusst sein (mit anderen Worten der Zeitsteuerung der Übertragung von Funksignalen, beispielsweise von einer Basisstation, beispielsweise einer NodeB oder einer eNodeB), die normalerweise von der Zeitsteuerung eines empfangenen Funksignals abgeleitet wird. Daher wird ein Zeitgeber gewöhnlich im UE-System bereitgestellt, wodurch die Zellzeit aufrechterhalten wird. Dies gilt besonders in Zeiträumen, in denen kein Funksignalempfang in einem UE stattfindet, in der Art eines Zeitraums, in dem das UE in einem Funkressourcensteuerungs-(”Radio Resource Control” – RRC)-Leerlaufmodus ist, beispielsweise bei einem diskontinuierlichen RRC-Empfang (”RRC Discontinuous Reception” – RRC-DRX) usw. In einer Situation, in der der Funksignalempfang abläuft, sollten die Zeitgeberfrequenz und die Abtastfrequenz ausgerichtet sein. Jede Drift zwischen der Zeitgeber- und der Abtastfrequenz kann Rufabbrüche hervorrufen.

Bei einem herkömmlichen Mobilfunksystem gibt es gewöhnlich eine feste Kopplung zwischen der Zeitgeber- und der Abtastfrequenz, und die Frequenzkorrekturen werden auf eine Referenzfrequenz angewendet, welche gleichzeitig den Zeitgeber und die Abtastung korrigiert.

Dies ist in Mobilfunksystemen mit einer so genannten freilaufenden Referenz anders, die für das geteilte Verwenden der Frequenz zwischen mehreren Drahtlossystemen oder sogar innerhalb eines einzigen Mobilfunkmodems in einem UE zwischen verschiedenen Teilnehmeridentitätsmodulen (”Subscriber Identity Modules” – SIM) verwendet wird. In einem freilaufenden System könnten der Zeitgeber und die Abtastung getrennt korrigiert werden, was auf lange Sicht zu einer kritischen Fehlerakkumulation führt.

Ein weiteres Problem kann auftreten, falls die Abtastfrequenz direkt von der Hochfrequenz (HF) abgeleitet wird und mit der Trägerfrequenz stark variiert. In diesem Fall wäre ein hoher Hardware-(HW)-Aufwand erforderlich, um die Abtast- und Zeitgeberfrequenzen identisch zu halten.

Kurzfassung

Eine Schaltungsanordnung kann einen Analog-Digital-Wandler, der dafür ausgelegt ist, ein analoges Signal in ein digitalisiertes Signal mit einer Analog-Digital-Wandler-Frequenz umzuwandeln, und eine Heruntertaktungsschaltung, die dafür ausgelegt ist, ein erstes Signal mit einer Abtastfrequenz auf der Grundlage des digitalisierten Funksignals mit der Analog-Digital-Wandler-Frequenz bereitzustellen, aufweisen. Die Abtastfrequenz ist kleiner als die Analog-Digital-Wandler-Frequenz. Die Schaltungsanordnung kann ferner eine Zeitgeberschaltung, die ein zweites Signal mit einer Zeitgeberfrequenz und ein Zeitsteuersignal zum Steuern der Zeitgebung der Heruntertaktungsschaltung bereitstellt, und eine Differenzbestimmungsschaltung, die dafür ausgelegt ist, eine Phasendifferenz zwischen dem zweiten Signal und dem ersten Signal zu bestimmen, aufweisen.

Kurzbeschreibung der Zeichnung

In der Zeichnung bezeichnen gleiche Bezugszeichen in den verschiedenen Ansichten im Allgemeinen die gleichen Teile. Die Zeichnung ist nicht notwendigerweise maßstabsgerecht, und der Nachdruck wird vielmehr auf die Erläuterung der Grundgedanken der Erfindung gelegt. In der folgenden Beschreibung werden verschiedene Ausführungsformen der Erfindung mit Bezug auf die folgende Zeichnung beschrieben. Es zeigen:

1 ein Mobilfunkkommunikationsnetz,

2 eine innere Konfiguration einer Mobilfunkkommunikations-Endgerätevorrichtung,

3 eine Schaltungsanordnung gemäß verschiedenen Aspekten dieser Offenbarung,

4 einen Frequenzgraphen, der in der Schaltungsanordnung aus 3 auftretende Signalfrequenzen zeigt,

5 ein Zeitablaufdiagramm, das die Phasendrift des Zeitgeber-NCO-Taktsignals und des Fraktional-Heruntertaktungs-NCO-Taktsignals der Schaltungsanordnung aus 3 zeigt,

6 eine als Beispiel dienende Implementation der Rückkopplungssteuerschaltung aus 3 und

7 mehrere Zeitablaufdiagramme, die der als Beispiel dienenden Implementation der Rückkopplungssteuerschaltung aus 6 entsprechen.

Beschreibung

Die folgende detaillierte Beschreibung bezieht sich auf die anliegende Zeichnung, in der zur Veranschaulichung spezifische Einzelheiten und Ausführungsformen dargestellt sind, in denen die Erfindung verwirklicht werden kann.

Das Wort ”als Beispiel dienend” soll hier ”als ein Beispiel, ein Fall oder eine Veranschaulichung dienend” bedeuten. Alle hier als ”als Beispiel dienend” beschriebenen Ausführungsformen oder Designs sollten nicht unbedingt als gegenüber anderen Ausführungsformen oder Designs bevorzugt oder vorteilhaft ausgelegt werden.

Gemäß einem Aspekt dieser Offenbarung kann eine ”Schaltung” als eine Art einer Logik implementierenden Einheit verstanden werden, die aus Hardware, Software, Firmware oder einer Kombination davon besteht. Demgemäß kann eine ”Schaltung” gemäß einem Aspekt dieser Offenbarung eine fest verdrahtete Logikschaltung oder eine programmierbare Logikschaltung in der Art eines programmierbaren Prozessors, beispielsweise eines Mikroprozessors (beispielsweise eines Komplexer-Befehlssatz-Computer-(”Complex Instruction Set Computer” – CISC)-Prozessors oder eines Beschränkter-Befehlssatz-Computer-(”Reduced Instruction Set Computer” – RISC)-Prozessors), sein. Eine ”Schaltung” kann auch aus Software bestehen, die durch einen Prozessor implementiert oder ausgeführt wird, beispielsweise einer Art eines Computerprogramms, beispielsweise eines Computerprogramms, das einen virtuellen Maschinencode beispielsweise in der Art von Java verwendet. Andere Arten einer Implementation der jeweiligen Funktionen, die nachstehend in weiteren Einzelheiten beschrieben werden, können gemäß einem Aspekt dieser Offenbarung auch als ”Schaltung” verstanden werden.

Die Begriffe ”Kopplung” oder ”Verbindung” sollen eine direkte ”Kopplung” oder eine direkte ”Verbindung” sowie eine indirekte ”Kopplung” oder eine indirekte ”Verbindung” einschließen.

Der Begriff ”Protokoll” soll jeden Software- und/oder Hardware-Bestandteil einschließen, der bereitgestellt ist, um einen Teil einer Schicht der Kommunikationsdefinition zu implementieren. ”Protokoll” kann die Funktionalität einer oder mehrerer der folgenden Schichten einschließen: Bitübertragungsschicht (”physical layer”) (layer 1), Sicherungsschicht (”data link layer”) (layer 2), Vermittlungsschicht (”network layer”) (layer 3) oder eine andere Unterschicht der erwähnten Schichten oder eine andere obere Schicht.

Die Kommunikationsprotokollschichten und ihre jeweiligen Einheiten, die nachstehend beschrieben werden, können in Hardware, Software, Firmware oder teilweise in Hardware und/oder teilweise in Software und/oder teilweise in Firmware implementiert werden. Gemäß einem Aspekt dieser Offenbarung können eine oder mehrere Kommunikationsprotokollschichten und ihre jeweiligen Einheiten durch eine oder mehrere Schaltungen implementiert werden. Gemäß einem Aspekt dieser Offenbarung können wenigstens zwei Kommunikationsprotokollschichten durch eine oder mehrere Schaltungen gemeinsam implementiert werden.

Sofern nicht explizit dargelegt, umfassen die Begriffe ”Übertragen” und ”Senden” sowohl ein direktes als auch ein indirektes Übertragen/Senden. Ähnlich umfasst der Begriff ”Empfangen” sowohl einen direkten als auch einen indirekten Empfang, sofern nichts explizit dargelegt wird. Der Begriff ”abgeleitet von” bezeichnet hier, dass etwas direkt oder indirekt von einer spezifischen Quelle erhalten wurde. Demgemäß umfassen von einer Quelle abgeleitete Daten direkt von der Quelle abgeleitete Daten oder indirekt von der Quelle abgeleitete Daten (beispielsweise durch einen oder mehrere Sekundäragenten).

Hier kann eine ”Zelle” in Zusammenhang mit Telekommunikationen als ein Sektor verstanden werden, der durch eine Basisstation, beispielsweise eine eNodeB, bedient wird. Dementsprechend kann eine Zelle ein Satz geographisch gemeinsam angeordneter Antennen sein, die einer bestimmten Sektorisierung einer Basisstation entsprechen. Eine Basisstation kann demgemäß eine oder mehrere ”Zellen” (oder Sektoren) bedienen, wobei jede Zelle durch einen bestimmten Kommunikationskanal gekennzeichnet ist. Ferner kann der Begriff ”Zelle” verwendet werden, um eine Makrozelle, eine Mikrozelle, eine Femtozelle, eine Pikozelle usw. zu bezeichnen.

Wenngleich verschiedene Aspekte dieser Offenbarung in Zusammenhang mit einem Universelles-Mobiltelekommunikationssystem-(”Universal Mobile Telecommunications System” – UMTS)-Mobilfunkkommunikationsnetz beschrieben werden, ist zu verstehen, dass dies nicht als einschränkend anzusehen ist. Verschiedene Aspekte dieser Offenbarung können auch auf ein beliebiges Mobilfunkkommunikationsnetz angewendet werden, wobei ein ähnliches Szenario wie nachfolgend beschrieben auftreten kann, wie Langzeitentwicklung (”Long Term Evolution” – LTE) oder LTE Advanced (LTE-A), CDMA 2000 und dergleichen.

Verschiedene Aspekte dieser Offenbarung geben zur Erläuterung die feste Kopplung zwischen der Zeitgeberfrequenz und der Abtastfrequenz auf und instanziieren eine zusätzliche Regelschleife, welche Drifts zwischen der Zeitgeberfrequenz und der Abtastfrequenz (beispielsweise in der Frequenz und/oder in der Phase) detektiert und korrigiert.

Ein Regelschleifensensor kann bereitgestellt werden und durch einen Abtastzähler und eine Schnappschusseinheit eingerichtet werden, welche durch den Zeitgeber gesteuert periodische Schnappschüsse des Abtastzählers nimmt. Software-(SW)-Module können die Drift zwischen der Abtastung und der Zeitsteuerung auf der Grundlage der bekannten Schnappschusszeitpunkte und der beobachteten Abtastzählerwerte bestimmen. Die Driftbeobachtungen können gefiltert werden und einen fraktionalen Abtastratenwandler (”Fractional Sample Rate Converter” – FSRC) (der nachfolgend auch als fraktionale Heruntertaktungsschaltung bezeichnet wird) steuern, so dass die Drift verringert oder sogar beseitigt werden kann. Alternativ kann die Drift durch entsprechendes Verschieben von Zeitgeberereignissen kompensiert werden.

Falls eine hohe Genauigkeit benötigt wird, wie beim universellen Mobiltelekommunikationssystem (”Universal Mobile Telecommunications System” – UMTS), kann der Abtastzähler durch einen numerisch gesteuerten Oszillator (”Numerically Controlled Oscillator” – NCO) mit einer Unterabtastwertauflösung ersetzt werden. Der Datenweg eines Mobilfunkempfängers enthält gewöhnlich einen FSRC mit einem standardmäßig inhärenten NCO. Der FSRC kann so ausgelegt sein, dass sein NCO auch als ein Sensor und eine Driftkorrektureinheit wirkt. Ferner können Mittelungstechniken angewendet werden, um die Genauigkeit zu erhöhen.

Gemäß verschiedenen Aspekten dieser Offenbarung kann die Hardware-(HW)-Komplexität verringert werden, weil keine speziellen Maßnahmen erforderlich sein können, um identische Frequenzen für den Zeitgeber und die Abtastung sicherzustellen, weil dies durch Komponenten oder Module erledigt werden kann, die in Software (SW) implementiert sein können. Nicht deterministische Effekte können auch mit den gleichen Mechanismen kompensiert werden. Diese Effekte können hauptsächlich durch falsch ausgerichtete Aktualisierungen der Abtastfrequenz und der Zeitgeberfrequenz hervorgerufen werden.

Zur Erläuterung sei bemerkt, dass eine Taktsynchronisierung beispielsweise in einer Mobilfunkkommunikationsvorrichtung bereitgestellt werden kann, welche einen Freilaufoszillator, einen Analog-Digital-Wandler (ADC), eine Heruntertaktungsschaltung, welche die Abtastrate des vom Analog-Digital-Wandler bereitgestellten Signals herunterwandelt, und optional eine Basisbandschaltung aufweist. Die Basisbandschaltung kann dafür ausgelegt sein, das von der Heruntertaktungsschaltung abwärts gewandelte Signal zu empfangen. Bei einer Implementation kann die Basisbandschaltung dafür ausgelegt sein, das empfangene Signal nur dann in einer geeigneten Weise zu verarbeiten, wenn das von der Heruntertaktungsschaltung empfangene Signal eine feste vordefinierte Abtastrate aufweist. Die Mobilfunkkommunikationsvorrichtung kann ferner eine Zeitgeberschaltung aufweisen, die ein Signal bereitstellt, welches beispielsweise die Heruntertaktungsschaltung freigibt/deaktiviert. Das Signal kann unter Verwendung eines Vergleichers und eines Zählers erzeugt werden. Der Zähler kann durch ein Zeitgebertaktsignal mit einer Zeitgeberfrequenz getaktet werden. Um zu gewährleisten, dass das Signal, welches die Basisbandschaltung von der Heruntertaktungsschaltung empfängt, selbst im Fall eines Freilaufoszillators die gewünschte Abtastrate aufweist, kann eine Regelschleife bereitgestellt werden, die dafür ausgelegt ist, eine Phasendifferenz zwischen dem Zeitgebertaktsignal und dem Signal, welches die Heruntertaktungsschaltung an die Basisbandschaltung anlegt, auf einen vordefinierten Wert zu regeln oder einzustellen.

Beispielsweise kann ein HF-Empfänger einer Mobilfunk-(Endgeräte)-Kommunikationsvorrichtung in der Art eines UE zwischen dem Empfang einer bedienenden Mobilfunkzelle und einer überwachenden Mobilfunkzelle zeitmultiplexiert werden. Wenn ein Basisbandmodem der Mobilfunk-(Endgeräte)-Kommunikationsvorrichtung in der Art eines UE an der bedienenden Mobilfunkzelle wiederaufnimmt, erwartet es, dass das Abtastgitter kohärent gehalten wurde. Es kann jedoch ein Problem einer Abtastgitterverschiebung nach einer Überwachung auftreten. Verschiedene Aspekte dieser Offenbarung können das Abtastgitter auf eine Symbolzeitsteuerung für das Basisbandmodem ausrichten. Falls das Abtastgitter allerdings nach der Überwachung verschoben wird, kann das Basisbandmodem eine Symbolzeitverschiebung vorfinden. Abhängig von der Zeitverschiebung kann eine Entriegelung der Verfolgungsschleife der Mobilfunk-(Endgeräte)-Kommunikationsvorrichtung auftreten, kann der Durchsatz abfallen oder kann sogar eine eingerichtete Kommunikationsverbindung (beispielsweise ein gerade ausgeführter Anruf) abbrechen.

1 zeigt ein Mobil-(Funk)-Kommunikationsnetz 100, das eine oder mehrere(Funk)-Basisstationen, beispielsweise eine oder mehrere NodeB 110, und mehrere Mobil-(Funk)-Endgeräte (auch als Mobilfunkkommunikationsendgerätevorrichtungen bezeichnet) 102, 104 aufweist. Jedes der mobilen Endgeräte 102 und 104 kann von einer ersten Mobilfunkzelle der Basisstation 110 bedient werden, wobei die Basisstation 110 aus einer oder mehreren Mobilfunkzellen (in 1 nicht explizit dargestellt), beispielsweise einer oder mehreren Makrozellen, bestehen kann. Das Mobilkommunikationsnetz 100 kann beispielsweise ein UMTS-Kommunikationsnetz oder ein LTE-(Langzeitentwicklung – ”Long Term Evolution”)-Kommunikationsnetz (beispielsweise nach LTE Version 8, Version 9, Version 10 usw.) sein. Ferner kann das Mobilkommunikationsnetz 100 beispielsweise ein LTE-A-(Langzeitentwicklung Advanced – ”Long Term Evolution Advanced”)-Kommunikationsnetz sein. Es ist jedoch zu verstehen, dass die hier bereitgestellte Beschreibung auch als auf verschiedene andere Mobilkommunikationstechniken anwendbar angesehen wird, und zwar sowohl existierende als auch noch nicht formulierte, beispielsweise Fälle, bei denen solche Mobilkommunikationstechnologien ähnliche Merkmale aufweisen, wie anhand der folgenden Beispiele offenbart. Wie vorstehend erwähnt wurde, können im Verbindungsweg zwischen der Basisstation 110 und den mobilen Endgeräten 102 und 104 ein oder mehrere Repeater (nicht dargestellt) bereitgestellt werden, welche verglichen mit der Zeitsteuerung eines Signals, das die mobilen Endgeräte 102 und 104 direkt von der Basisstation 110 empfangen, zu einer Verzögerungsänderung eines Signals führen können, das die mobilen Endgeräte 102 und 104 über einen Repeater empfangen.

Wie vorstehend erwähnt wurde, können der oder die Repeater das UMTS-Signal empfangen, es verstärken und es auf genau der gleichen Trägerfrequenz wie eine NodeB erneut übertragen. Die Signalverarbeitung im einen oder in den mehreren Repeatern führt demgemäß gewöhnlich zu einer Verzögerung im Signal.

2 zeigt ein Blockdiagramm einer inneren Konfiguration des mobilen Endgeräts 102 gemäß einem Aspekt der Offenbarung. Das mobile Endgerät 104 kann ähnlich ausgelegt sein.

Wie in 2 dargestellt ist, kann das mobile Endgerät 102 eine Antennenanordnung 202 (welche eine oder mehrere Antennen, beispielsweise MIMO-(Multiple-Input-Multiple-Output)-Antennen, aufweisen kann) und eine Hochfrequenz-(HF)-Sendeempfänger-Schaltungsanordnung 204 aufweisen. Das mobile Endgerät 102 kann ferner ein Basisbandmodem 206 (auch als Basisbandschaltung 206 bezeichnet) und einen Anwendungsprozessor 208 aufweisen. Es sei bemerkt, dass die HF-Sendeempfänger-Schaltungsanordnung 204 und das Basisbandmodem 206 gemeinsam ein Modem 210 bilden können.

Es ist zu verstehen, dass die vorstehend erwähnten Komponenten des mobilen Endgeräts 102, beispielsweise der HF-Sendeempfänger 204, das Basisbandmodem 206 und der Anwendungsprozessor 208, auf eine Anzahl verschiedener Arten implementiert werden können, beispielsweise durch Hardware, Firmware, Software, die auf Hardware (beispielsweise einem Prozessor) ausgeführt wird, oder eine Kombination davon. Verschiedene Optionen umfassen eine oder mehrere analoge Schaltungen, digitale Schaltungen, Logikschaltungen, Prozessoren, Mikroprozessoren, Steuereinrichtungen, Mikrosteuereinrichtungen, Skalarprozessoren, Vektorprozessoren, Zentralverarbeitungseinheiten (CPU), Graphikverarbeitungseinheiten (GPU), digitale Signalprozessoren (DSP), feldprogrammierbare Gate-Arrays (FPGA), integrierte Schaltungen oder anwendungsspezifische integrierte Schaltungen (ASIC).

Wie in 2 dargestellt ist, können die vorstehend erwähnten Komponenten des mobilen Endgeräts 102 als getrennte Komponenten implementiert werden. Es ist jedoch zu verstehen, dass die in 2 dargestellte Architektur des mobilen Endgeräts 102 der Erklärung dient und demgemäß eine oder mehrere der erwähnten Komponenten des mobilen Endgeräts 102 in eine einzige äquivalente Komponente integriert werden können oder in zwei getrennte Komponenten mit gemeinsamer Äquivalenz unterteilt werden können. Es ist zu verstehen, dass das mobile Endgerät 102 eine oder mehrere zusätzliche Komponenten in der Art zusätzlicher Hardware-, Software- oder Firmwareelemente aufweisen kann. Beispielsweise kann das mobile Endgerät 102 ferner verschieden zusätzliche Komponenten, einschließlich Hardware, Firmware, Prozessoren, Mikroprozessoren, Speicher und anderer spezieller oder allgemeiner Hardware/Prozessoren/Schaltungen usw. aufweisen, um eine Vielzahl zusätzlicher Operationen zu unterstützen. Das mobile Endgerät 102 kann auch eine Vielzahl von Benutzer-Ein-/Ausgabevorrichtungen (eine oder mehrere Anzeigen, Tastaturen, Berührungsbildschirme, Lautsprecher, äußere Tasten, Kameras, Mikrofone usw.), eine oder mehrere Peripherievorrichtungen, einen Speicher, eine Leistungsversorgung, eine oder mehrere externe Vorrichtungsschnittstellen, ein oder mehrere Teilnehmeridentitätsmodule (SIM) usw. aufweisen.

Wie nachstehend detailliert dargelegt wird, kann das mobile Endgerät 102 gemäß einem Aspekt der Offenbarung eine mobile Endgerätevorrichtung mit einer Funkverarbeitungsschaltung (HF-Sendeempfänger 204) und einer Basisbandverarbeitungsschaltung (Basisbandmodem 206), die dafür ausgelegt ist, mit der Funkverarbeitungsschaltung zusammenzuarbeiten, sein. Das mobile Endgerät 102 kann dafür ausgelegt sein, jeden von mehreren Abtastwerten einer Frequenzbereichssignalsequenz als Eingabe für jede von mehreren Umkehrfrequenztransformationsberechnungen bereitzustellen, die mehreren Umkehrfrequenztransformationsberechnungen auszuführen, um mehrere Zwischentransformationen zu erhalten, wobei jede der mehreren Zwischentransformationen aus jeweiligen mehreren Abtastwerten zusammengesetzt ist, die jeweiligen mehreren Abtastwerte der Zwischentransformationen zu kombinieren, um eine Zeitbereichsdarstellung der Frequenzbereichssignalsequenz zu erhalten, und einen Direktzugriffsvorspann mit der Zeitbereichsdarstellung der Frequenzbereichssignalsequenz zu erzeugen. Zusätzlich und/oder alternativ kann das mobile Endgerät 102 dafür ausgelegt sein, eine Vorspannfrequenzposition im Frequenzbereich zu identifizieren, mehrere Umkehrfrequenztransformationsberechnungen an jedem von mehreren Abtastwerten einer Frequenzbereichssignalsequenz auszuführen, um mehrere Zwischentransformationen zu erhalten, wobei jede der mehreren Zwischentransformationen aus mehreren Abtastwerten zusammengesetzt ist, eine jeweilige Frequenzverschiebung auf jeden Abtastwert der mehreren Abtastwerte von jeder der mehreren Zwischentransformationen anzuwenden, um jeweilige mehrere frequenzverschobene Abtastwerte für jede der mehreren Zwischentransformationen zu erzeugen, wobei jede jeweilige Frequenzverschiebung von der Vorspannfrequenzposition abhängt, und die jeweiligen mehreren frequenzverschobenen Abtastwerte von jeder der mehreren Zwischentransformationen zu kombinieren, um eine Zeitbereichsdarstellung der Frequenzbereichssignalsequenz zu erzeugen.

Ferner kann gemäß dem abgekürzten Überblick über den Betrieb des mobilen Endgeräts 102 die HF-Sendeempfänger-Schaltungsanordnung 204 Hochfrequenz-Drahtlossignale über die Antenne 202 empfangen, welche beispielsweise als eine einzelne Antenne oder als ein aus mehreren Antennen zusammengesetztes Antennenfeld implementiert werden kann. Die HF-Sendeempfänger-Schaltungsanordnung 204 kann verschiedene Empfangsschaltungsanordnungselemente aufweisen, welche beispielsweise eine analoge Schaltungsanordnung aufweisen können, die dafür ausgelegt ist, extern empfangene Signale zu verarbeiten, in der Art einer Mischschaltungsanordnung zum Umwandeln extern empfangener HF-Signale in Basisband- und/oder Zwischenfrequenzen. Die HF-Sendeempfänger-Schaltungsanordnung 204 kann auch eine Verstärkungsschaltungsanordnung zum Verstärken extern empfangener Signale in der Art von Leistungsverstärkern (PA) und/oder rauscharmen Verstärkern (LNA) aufweisen, wenngleich zu erwähnen ist, dass diese Komponenten auch getrennt implementiert werden können. Die HF-Sendeempfänger-Schaltungsanordnung 204 kann zusätzlich verschiedene Übertragungsschaltungsanordnungselemente aufweisen, die dafür ausgelegt sind, intern empfangene Signale in der Art beispielsweise von Basisband- und/oder Zwischenfrequenzsignalen, die durch das Basisbandmodem 206 bereitgestellt werden, zu übertragen, welche eine Mischschaltungsanordnung zum Modulieren intern empfangener Signale auf eine oder mehrere Hochfrequenzträgerwellen und/oder eine Verstärkungsschaltungsanordnung zum Verstärken intern empfangener Signale vor der Übertragung aufweisen können. Die HF-Sendeempfänger-Schaltungsanordnung 204 kann solche Signale der Antenne 202 zur Drahtlosübertragung bereitstellen. Weitere hier gegebene Bezüge auf den Empfang und/oder das Senden von Drahtlossignalen durch das mobile Endgerät 102 können demgemäß als eine Interaktion zwischen der Antenne 202, der HF-Sendeempfänger-Schaltungsanordnung 204 und dem Basisbandmodem 206 verstanden werden, wie vorstehend detailliert angegeben wurde. Wenngleich dies in 2 nicht explizit dargestellt wurde, kann die HF-Sendeempfänger-Schaltungsanordnung 204 zusätzlich mit dem Anwendungsprozessor 208 verbunden werden. Die HF-Sendeempfänger-Schaltungsanordnung 204 kann eine Schaltungsanordnung, wie in 3 dargestellt ist (mit Ausnahme der Basisbandschaltung 206), aufweisen, wie nachstehend in weiteren Einzelheiten mit Bezug auf 3 beschrieben wird. Es ist jedoch zu verstehen, dass eine oder mehrere Komponenten oder alle Komponenten der Schaltungsanordnung, wie in 3 dargestellt ist (mit Ausnahme des Basisbandmodems 206), eine getrennte Schaltung bilden können, die zwischen den HF-Sendeempfänger 204 und das Basisbandmodem 206 geschaltet ist.

Gemäß verschiedenen Aspekten dieser Offenbarung sendet die Basisstation 110 Funksignale 120a, 120b zu den mobilen Endgeräten 102, 104. Die Funksignale 120a, 120b können verschiedene Informationsbestandteile, einschließlich Steuerdaten und Verwendungsdaten, aufweisen. Beispielsweise sendet die Basisstation 110 die Funksignale 120a, 120b in Funkrahmen zu den mobilen Endgeräten 102, 104. Die Funksignale 120a, 120b können Signale beispielsweise in der Art von PSS und/oder SSS, beispielsweise Zyklischer-Präfix-Signale, einschließen. Ferner können die Funksignale 120a, 120b gemäß UMTS codierte Signale einschließen. Beispielsweise können die Funksignale 120a, 120b Frequenzduplex-(”Frequency Division Duplex” – FDD)-Signale oder Zeitduplex-(”Time Division Duplex” – TDD)-Signale einschließen. Ferner können die Funksignale 120a, 120b Breitband-Codegetrenntlage-Vielfachzugriff-(”Wideband Code Division Multiple Access” – W-CDMA)-Signale einschließen.

Nur für Erläuterungszwecke wird zu Beginn die Architektur einer Schaltungsanordnung beschrieben, wobei viele Komponenten von ihr einer herkömmlichen Schaltungsanordnung ähneln, bei der eine Einzelpunkt-AFC (automatische Einzelpunkt-Frequenzsteuerung – ”Single Point Automatic Frequency Control” – SPAFC) verwendet wird, d. h. eine abgestimmte Referenzfrequenz verwendet wird. Diese Architektur wird dann weiterentwickelt, um eine stabile Mehrpunkt-AFC, d. h. unter Verwendung einer freilaufenden Referenzfrequenz, zu unterstützen. Wie nachstehend in weiteren Einzelheiten beschrieben wird, ist einer der in dieser Offenbarung bereitgestellten Aspekte die Abtastwert-Zeitgeber-Drift, die durch verschiedene Aspekte dieser Offenbarung adressiert werden kann.

3 zeigt eine (taktsynchrone) Schaltungsanordnung 300 gemäß verschiedenen Aspekten dieser Offenbarung.

3 zeigt die Schaltungsanordnung 300, welche eine Empfängertopologie mit Brennpunkt auf die Takterzeugung und Abtastratenumwandlung aufweist. Die Annahme einer herkömmlichen Einzelpunkt-AFC würde bedeuten, dass die Referenzfrequenz eines Referenzsignals (beispielsweise eines Oszillatorsignals 316 mit einer Oszillatorfrequenz fxo), das beispielsweise durch eine Oszillatorschaltung 314 bereitgestellt wird, direkt abgestimmt wird. Daher wäre das Verhältnis aller abgeleiteten Frequenzen unabhängig von der automatischen Frequenzsteuerung (AFC).

Mit Bezug auf 3 sei nun bemerkt, dass die Schaltungsanordnung 300 im Allgemeinen mehrere verschiedene Frequenz- oder Taktbereiche, beispielsweise einen höherfrequenten Taktbereich 302 und einen niederfrequenten Taktbereich 304, aufweisen kann. Die eine oder die mehreren Taktsignalfrequenzen im höherfrequenten Taktbereich 302 sind gewöhnlich höher als die eine oder die mehreren Taktsignalfrequenzen im niederfrequenten Taktbereich 304. Es ist jedoch zu verstehen, dass gemäß verschiedenen Aspekten dieser Offenbarung die eine oder die mehreren Taktsignalfrequenzen im höherfrequenten Taktbereich 302 niedriger sein können als die eine oder die mehreren Taktsignalfrequenzen im niederfrequenten Taktbereich 304, beispielsweise in einer für ein GSM-Kommunikationsnetz bereitgestellten Schaltungsanordnung.

Beispielsweise empfängt die Schaltungsanordnung 300, wie in 3 dargestellt, ein analoges Hochfrequenzsignal (beispielsweise das Funksignal 120a, 120b), digitalisiert es und verringert die Abtastrate des Signals bis hinab auf eine Abtastrate, die für das Basisbandmodem 206 erwünscht oder erforderlich ist. In weiteren Einzelheiten empfängt die Schaltungsanordnung 300 bei dieser Implementation ein analoges Hochfrequenzsignal (HF ein) 306 und legt dieses an eine Mischerschaltung 308 an.

Wie auch in 3 dargestellt ist, kann die Schaltungsanordnung 300 bei verschiedenen Implementationen eine Oszillatorschaltung 314 aufweisen, die eine Quarzoszillatorschaltung 314 aufweisen kann oder als eine solche implementiert werden kann. Die Oszillatorschaltung 314 kann ein Oszillatorsignal 316 mit einer Oszillatorfrequenz fxo309 erzeugen. Das Oszillatorsignal 316 kann als Grundlage für Signale mit von der Oszillatorfrequenz fxo309 des Oszillatorsignals 316 abgeleiteten Frequenzen dienen. Signale mit von der Oszillatorfrequenz fxo309 des Oszillatorsignals 316 abgeleiteten Frequenzen können Taktsignale für den höherfrequenten Taktbereich 302 und für den niederfrequenten Taktbereich 304 repräsentieren. Die Schaltungsanordnung 300 kann ferner eine HF-PLL-(Hochfrequenz-Phasenregelschleife)-Schaltung 318 aufweisen, die dafür ausgelegt ist, die Oszillatorfrequenz fxo309 des Oszillatorsignals 316 mit einem rationalen PLL-Faktor Rhf (wobei Rhf eine rationale Zahl ist) zu multiplizieren, um das Lokaloszillatorsignal 310 mit der Lokaloszillatorfrequenz flo311 zu erzeugen (optional kann ein Zielteilerverhältnis Rhf_nom der HF-PLL-Schaltung in einem ersten Register gespeichert werden (in der Schaltungsanordnung 300 nicht dargestellt) und kann das Zielteilerverhältnis Rhf_nom der HF-PLL-Schaltung 318 beispielsweise durch Firmware in das erste Register geschrieben werden. Demgemäß kann der rationale PLL-Faktor Rhf, beispielsweise auf der Grundlage des Zielteilerverhältnisses Rhf_nom, beispielsweise unter der Steuerung von Firmware, konfigurierbar sein.

Demgemäß ist bei einer als Beispiel dienenden Implementation ein Eingang der HF-PLL-Schaltung 318 (beispielsweise direkt) mit einem Ausgang der Oszillatorschaltung 314 gekoppelt und kann dafür ausgelegt sein, das (analoge) Oszillatorsignal 316 mit der Oszillatorfrequenz fxo309 zu empfangen und das (analoge) Lokaloszillatorsignal 310 mit der Lokaloszillatorfrequenz flo311 durch Multiplizieren der Oszillatorfrequenz fxo309 des (analogen) Oszillatorsignals 316 mit dem rationalen PLL-Faktor Rhf zu erzeugen.

Die HF-PLL-Schaltung 318 kann einen Ausgang aufweisen, an dem sie das Lokaloszillatorsignal 310 bereitstellt. Ferner kann die Schaltungsanordnung 300 eine Schaltung 313 aufweisen, die dafür ausgelegt ist, das Lokaloszillatorsignal 310 in zwei phasenverschobene Lokaloszillatorsignale 315, 317 zu zerlegen, welche die gleiche Frequenz aufweisen, nämlich die Lokaloszillatorfrequenz flo311. Die beiden phasenverschobenen Lokaloszillatorsignale 315, 317 sind jedoch um π/2 gegeneinander phasenverschoben. Die Schaltung 313 kann die beiden phasenverschobenen Lokaloszillatorsignale 315, 317 an die Mischerschaltung 308 anlegen. Die Mischerschaltung 308 kann dafür ausgelegt sein, das analoge Hochfrequenzsignal (HF ein) 306 mit den beiden jeweiligen phasenverschobenen Lokaloszillatorsignalen 315, 317 zu mischen, um ein abwärts gewandeltes (analog komplexwertiges) I-Signal 312 und ein abwärts gewandeltes (analog komplexwertiges) Q-Signal 319 zu erzeugen.

Die Mischerschaltung 308 kann eine Multipliziererschaltung sein, die dafür ausgelegt ist, das Hochfrequenzsignal (HF ein) 306 mit den beiden jeweiligen phasenverschobenen Lokaloszillatorsignalen 315, 317 mit der Lokaloszillatorfrequenz flo311 zu multiplizieren, um die abwärts gewandelten analogen IQ-Signale 312, 319 zu erzeugen und diese an eine Analog-Digital-Wandler-(ADC)-Schaltung 324 und über diese an eine Heruntertaktungsschaltung 321 anzulegen. Die Trägerfrequenz des analogen Hochfrequenzsignals (HF ein) 306 kann im Bereich von einigen GHz, beispielsweise im Bereich von etwa 0,5 GHz bis etwa 5 GHz, liegen. Die Frequenz der abwärts gewandelten analogen IQ-Signale 312, 319 kann im Bereich von einigen hundert MHz liegen.

Ferner kann die Schaltungsanordnung 300 eine Analog-Digital-Wandler-Taktteilerschaltung 320 aufweisen, die dafür ausgelegt ist, die Lokaloszillatorfrequenz flo311 des Lokaloszillatorsignals 310, das die Analog-Digital-Wandler-Taktteilerschaltung 320 an einem seiner Eingänge empfangen kann, durch einen ganzzahligen Teiler Nadc zu teilen, um ein Analog-Digital-Wandler-Taktsignal 322 mit einer Analog-Digital-Wandler-Taktfrequenz fadc323 zu erzeugen. Die Analog-Digital-Wandler-Taktteilerschaltung 320 kann das Analog-Digital-Wandler-Taktsignal 322 dem höherfrequenten Taktbereich 302 als Grundtaktsignal zuführen.

Ferner kann die Schaltungsanordnung 300 die im höherfrequenten Taktbereich 302 eingerichtete Analog-Digital-Wandlerschaltung 324 aufweisen. Die Analog-Digital-Wandlerschaltung 324 empfängt das Analog-Digital-Wandler-Taktsignal 322 an ihrem Abtasteingang (nicht dargestellt) und empfängt die abwärts gewandelten IQ-Signale 312, 319 an ihren analogen Eingängen als die zu digitalisierenden Signale. Die Analog-Digital-Wandlerschaltung 324 ist dafür ausgelegt, die abwärts gewandelten analogen IQ-Signale 312, 319 gemäß dem Analog-Digital-Wandler-Taktsignal 322 abzutasten, um dadurch die abwärts gewandelten analogen IQ-Signale 312 zu digitalisieren und dadurch digitale IQ-Signale 326, 327 zu erzeugen (beispielsweise einschließlich eines (komplexwertigen) digitalen I-Signals 326 und eines digitalen (komplexwertigen) Q-Signals 327).

Überdies kann die Heruntertaktungsschaltung 321 eine optionale ganzzahlige Heruntertaktungsschaltung 328 und eine dahinter angeschlossene fraktionale Heruntertaktungsschaltung 330 aufweisen. Die ganzzahlige Heruntertaktungsschaltung 328 kann im höherfrequenten Taktbereich 302 eingerichtet sein, und die fraktionale Heruntertaktungsschaltung 330 kann im niederfrequenten Taktbereich 304 eingerichtet sein. Die fraktionale Heruntertaktungsschaltung 330 kann bereitgestellt werden, weil die Lokaloszillatorfrequenz flo311 des Lokaloszillatorsignals 310 veränderlich ist, während das Basisbandmodem 206 erwartet, dass die Signale (beispielsweise die digitalen IQ-Signale) bei einer festen vordefinierten Abtastrate fabtast331 verarbeitet werden.

Die Schaltungsanordnung 300 kann ferner eine weitere PLL-Schaltung 342 aufweisen, die dafür ausgelegt ist, die Oszillatorfrequenz fxo309 des Oszillatorsignals 316, welches die weitere PLL-Schaltung 342 an einem ihrer Eingänge empfangen kann, mit einem ganzzahligen Faktor ndig zu multiplizieren, um ein digitales Taktsignal 344 mit einer digitalen Taktfrequenz fdig345 zu erzeugen. Die weitere PLL-Schaltung 342 kann das digitale Taktsignal 344 dem niederfrequenten Taktbereich 304 als Grundtaktsignal zuführen.

Es sei bemerkt, dass Taktbereichs-Kreuzungsschaltungen, beispielsweise eine erste Taktbereichs-Kreuzungsschaltung CDX1 332 und eine zweite Taktbereichs-Kreuzungsschaltung CDX2 334, bereitgestellt werden können, um eine Schaltung, die im niederfrequenten Taktbereich 304 eingerichtet ist, mit einer Schaltung, die im höherfrequenten Taktbereich 302 eingerichtet ist, zu koppeln und umgekehrt. Beispielsweise kann die erste Taktbereichs-Kreuzungsschaltung 332 bereitgestellt werden, um Signale vom niederfrequenten Taktbereich 304 zum höherfrequenten Taktbereich 302 zu übertragen, und kann die zweite Taktbereichs-Kreuzungsschaltung 334 bereitgestellt werden, um Signale vom höherfrequenten Taktbereich 302 zum niederfrequenten Taktbereich 304 zu übertragen. Die Taktbereichs-Kreuzungsschaltungen 332, 334 können aus Flipflop-Schaltungen bestehen, die dafür ausgelegt sind, eine Frequenz- und Phasensynchronität der jeweiligen Signale in den verschiedenen Taktbereichen 302, 304 zu gewährleisten.

Wie nachstehend in weiteren Einzelheiten beschrieben wird, können die folgenden Schaltungen im niederfrequenten Taktbereich 304 eingerichtet werden:

  • – die fraktionale Heruntertaktungsschaltung 330,
  • – eine Zeitgeberschaltung 336,
  • – eine Rückkopplungssteuerschaltung 338 und
  • – optional eine Formatwandlerschaltung 340.

Nachfolgend wird die Datenablaufverarbeitung der empfangenen Funksignale (beispielsweise 120a, 120b) in weiteren Einzelheiten beschrieben.

Wie zuvor beschrieben, kann der Analog-Digital-Wandler 324 die digitalen IQ-Signale 326, 327 der Heruntertaktungsschaltung 321 zuführen und darin beispielsweise der ganzzahligen Heruntertaktungsschaltung 328 zuführen. Die ganzzahlige Heruntertaktungsschaltung 328 verringert die Abtastrate der digitalen IQ-Signale 326, 327 von einigen hundert MHz auf einige MHz (beispielsweise um einen ganzzahligen Faktor Nidec).

Ein Ganzzahlige-Heruntertaktung-Freigabesignal (rx_en) 346 kann die ganzzahlige Heruntertaktungsschaltung 328 über einen Freigabeeingang 348 von der ganzzahligen Heruntertaktungsschaltung 328 freigeben. Es sei bemerkt, dass die Zeitgeberschaltung 336 dafür ausgelegt sein kann, das Ganzzahlige-Heruntertaktung-Freigabesignal (rx_en) 346 im Zeitgebergitter mit der Zeitperiode Ttim = 1/ftim ein- oder auszuschalten. Durch Wählen von ftim = fabtast kann die Zeitgeberschaltung 336 die Kohärenz des Abtastgitters nach der vorstehend beschriebenen Überwachung gewährleisten.

Die Erzeugung des Ganzzahlige-Heruntertaktung-Freigabesignals 346 wird nachstehend in weiteren Einzelheiten beschrieben. Sobald die ganzzahlige Heruntertaktungsschaltung 328 die ganzzahlige Heruntertaktung der digitalen IQ-Signale 326, 327 beendet hat, stellt die ganzzahlige Heruntertaktungsschaltung 328 das Ergebnis der ganzzahligen Heruntertaktung als ganzzahlig heruntergetaktete IQ-Signale 350, 351 an ihren ersten Signalausgängen 352, 353 bereit. Um die Gültigkeit eines jeweiligen IQ-Signal-Abtastwerts der ganzzahlig heruntergetakteten IQ-Signale 350, 351 an ihren ersten Signalausgängen 352, 353 anzugeben, hat die ganzzahlige Heruntertaktungsschaltung 328 einen zweiten Signalausgang 356, der ein Gültig-Signal 354 bereitstellt. Demgemäß gibt das Gültig-Signal 354 an, ob die an ihren ersten Signalausgängen 352, 353 bereitgestellten ganzzahlig heruntergetakteten IQ-Signale 350, 351 gültig sind. Die ganzzahlige Heruntertaktungsschaltung 328 kann die ganzzahlig heruntergetakteten IQ-Signale 350, 351 und das Gültig-Signal 354 der zweiten Taktbereichs-Kreuzungsschaltung 334 zuführen, welche die ganzzahlig heruntergetakteten IQ-Signale 350, 351, die vom höherfrequenten Taktbereich 302 kommen, mit dem niederfrequenten Taktbereich 304 synchronisiert.

Die zweite Taktbereichs-Kreuzungsschaltung 334 führt demgemäß synchronisierte ganzzahlig heruntergetaktete IQ-Signale 358, 359 und ein synchronisiertes Gültig-Signal 360 der fraktionalen Heruntertaktungsschaltung 330 zu, die im niederfrequenten Taktbereich 304 eingerichtet ist. Das synchronisierte Gültig-Signal 360 dient als Freigabesignal für die fraktionale Heruntertaktungsschaltung 330 an ihrem Freigabeeingang 364. Die fraktionale Heruntertaktungsschaltung 330 verringert die Abtastrate der synchronisierten ganzzahlig heruntergetakteten IQ-Signale 358, 359 weiter bis auf eine vordefinierte feste Abtastrate von beispielsweise etwa 7,68 MHz (beispielsweise um einen rationalen Faktor Rfdec, wobei der rationale Faktor als Rfdec = Kx/Lx, repräsentiert werden kann, wobei Kx und Lx jeweilige ganze Zahlen sind). Es sei bemerkt, dass jeder andere nicht ganzzahlige Wert (oder falls gewünscht auch ganzzahlige Wert) für die vordefinierte feste Abtastrate möglich sein kann.

Demgemäß stellt die fraktionale Heruntertaktungsschaltung 330, sobald sie die fraktionale Heruntertaktung der synchronisierten ganzzahlig heruntergetakteten IQ-Signale 358, 359 abgeschlossen hat, das Ergebnis der fraktionalen Heruntertaktung als fraktional heruntergetaktete IQ-Signale 366, 367 an ihren ersten Signalausgängen 368, 369 bereit. Ferner hat die fraktionale Heruntertaktungsschaltung 330 einen zweiten Signalausgang 372 zum Bereitstellen eines Gültig-Signals 370, um anzugeben, ob die Signalabtastwerte der fraktional heruntergetakteten IQ-Signale 366, 367, die gegenwärtig an ihren ersten Signalausgängen 368, 369 bereitgestellt werden, gültig sind. Die fraktionale Heruntertaktungsschaltung 330 kann die fraktional heruntergetakteten IQ-Signale 366, 367 und das Gültig-Signal 370 dem Basisbandmodem 206 zuführen. Das durch die fraktionale Heruntertaktungsschaltung 330 bereitgestellte Gültig-Signal 370 kann als Freigabesignal für das Basisbandmodem 206 am Freigabeeingang 374 dienen. Es sei bemerkt, dass das Basisbandmodem 206 dafür ausgelegt sein kann, die empfangenen Signale, beispielsweise die fraktional heruntergetakteten IQ-Signale 366, 367, bei der vordefinierten festen Abtastrate zu verarbeiten.

Das Basisbandmodem 206 kann dafür ausgelegt sein, die empfangenen Signale (beispielsweise die fraktional heruntergetakteten IQ-Signale 366, 367 (welche komplexwertige I- und Q-Signalkomponenten aufweisen)), nur in einem Fall geeignet zu verarbeiten (beispielsweise zu demodulieren, kanalzudecodieren usw.), in dem das Freigabesignal 370 die vordefinierte feste Abtastrate hat. Beispielsweise sei bemerkt, dass das Basisbandmodem 206 ”erwartet”, die zu verarbeitenden Signale gemäß der festen Abtastrate zu empfangen. Demgemäß sollte die durch die fraktionale Heruntertaktungsschaltung 330 bereitgestellte Abtastrate fabtast des Gültig-Signals 370 so genau wie möglich gleich der vordefinierten festen Abtastrate sein.

Wie vorstehend erwähnt wurde, beruht die Schaltungsanordnung 300 auf einem Freilaufoszillator. Gemäß verschiedenen Aspekten dieser Offenbarung können die fraktionale Heruntertaktungsschaltung 330 und die Zeitgeberschaltung 336 getrennte individuelle Oszillatorschaltungen, beispielsweise numerisch gesteuerte Oszillatoren, aufweisen, die nachstehend in weiteren Einzelheiten beschrieben werden. Der numerisch gesteuerte Oszillator der Zeitgeberschaltung 336 kann in Software implementiert werden.

Beim in 3 dargestellten Beispiel kann die fraktionale Heruntertaktungsschaltung 330 einen fraktional heruntertaktenden numerisch gesteuerten Oszillator (NCO) 376 aufweisen, der das synchronisierte Gültig-Signal 360 und demgemäß das Freigabesignal der fraktionalen Heruntertaktungsschaltung 330 als seinen Referenztakt verwenden kann, wodurch ein Fraktional-Heruntertaktungs-NCO-Taktsignal bereitgestellt wird, das den Datenweg der fraktionalen Heruntertaktungsschaltung 330 taktet. Die Frequenz des Fraktional-Heruntertaktungs-NCO-Taktsignals kann unter Verwendung eines Ziel-Fraktional-Heruntertaktungs-NCO-Teilungswerts Rfdec_nom korrigiert werden, der in einem zweiten Register (nicht dargestellt) gespeichert werden kann. Der Ziel-Fraktional-Heruntertaktungs-NCO-Teilungswert Rfdec_nom kann beispielsweise durch Firmware in das zweite Register geschrieben werden.

Ferner kann gemäß einer Implementation, wie in 3 dargestellt ist, die Zeitgeberschaltung 336 einen numerisch gesteuerten Zeitgeberoszillator (NCO) 378 aufweisen (welcher die digitale Taktfrequenz fdig des niederfrequenten Taktbereichs 304 als Treiber verwenden kann), der ein Zeitgeber-NCO-Taktsignal bereitstellt, das die Zeitgeberschaltung 330 taktet, genauer gesagt einen Zeitgeber 380 der Zeitgeberschaltung 336. Demgemäß ist beispielsweise der Zeitgeber-NCO 378 taktgesteuert (beispielsweise durch die digitale Taktfrequenz fdig gesteuert) und ist der Fraktional-Heruntertaktungs-NCO 376 datengesteuert (beispielsweise durch das synchronisierte Gültig-Signal 360 gesteuert).

Die Frequenz des Zeitgeber-NCO-Taktsignals kann unter Verwendung eines Ziel-Zeitgeber-NCO-Teilungswerts Rtim_nom bestimmt werden (welcher beispielsweise die Frequenz des vom Zeitgeber-NCO 378 erzeugten Signals festlegt), der in einem dritten Register (nicht dargestellt) gespeichert werden kann. Der Ziel-Zeitgeber-NCO-Teilungswert Rtim_nom kann beispielsweise durch Firmware in das zweite Register geschrieben werden. Die Zeitgeberschaltung 336 kann den Zeitgeber-NCO 378, die Zählerschaltung 380 und einen Vergleicher 382 aufweisen. Der Zeitgeber-NCO 378 erzeugt ein Signal mit der Zeitgeberfrequenz ftim (die auf dem Ziel-Zeitgeber-NCO-Teilungswert Rtim_nom beruht) und führt das Signal der Zählerschaltung 380 zu, um den Zählerwert zu inkrementieren. Die Zählerschaltung 380 erzeugt ein Vergleicherauslösesignal, das von einem vordefinierten und gespeicherten Zielzählerwert abhängt, und führt das Vergleicherauslösesignal dem Vergleicher 382 zu. Wenn das Vergleicherauslösesignal beispielsweise logisch ”hoch” (”1”) ist, erzeugt der Vergleicher 382 ein logisches ”Hoch”-(logisches ”1”)-Spannungssignal, welches das Ganzzahlige-Heruntertaktung-Freigabesignal 346 bildet. Das Ganzzahlige-Heruntertaktung-Freigabesignal 346 kann als ein quasi-statisches Signal zum Freigeben der ganzzahligen Heruntertaktungsschaltung 328 verstanden werden. Solange das Ganzzahlige-Heruntertaktung-Freigabesignal 346 logisch ”hoch” (logisch ”1”) ist, empfängt die ganzzahlige Heruntertaktungsschaltung 328 die eingegebenen digitalen IQ-Signale 326, 327. Mit anderen Worten ist das Ganzzahlige-Heruntertaktung-Freigabesignal 346 logisch ”hoch” (logisch ”1”), solange die ganzzahlige Heruntertaktungsschaltung 328 die digitalen IQ-Signale 326, 327 empfangen sollte (dies kann beispielsweise viele Stunden dauern). Die digitalen IQ-Signale 326, 327, mit anderen Worten die Abtastwerte der digitalen IQ-Signale 326, 327, werden dem Eingang der ganzzahligen Heruntertaktungsschaltung 328 mit fADC zugeführt. Demgemäß wird beispielsweise ein neuer Abtastwert in jedem HW-Zyklus erzeugt. Beispielsweise dient das Ganzzahlige-Heruntertaktung-Freigabesignal 346 dazu, die ganzzahlige Heruntertaktungsschaltung 328 zeitlich genau zu starten und dann die ganzzahlige Heruntertaktungsschaltung 328 freigegeben (mit anderen Worten laufend) zu halten.

Der Vergleicher 382 erzeugt demgemäß das Ganzzahlige-Heruntertaktung-Freigabesignal 346 und führt dieses der ersten Taktbereichs-Kreuzungsschaltung 332 und darüber dem Freigabeeingang 348 der ganzzahligen Heruntertaktungsschaltung 328 zu, wie vorstehend beschrieben wurde.

Weil gemäß verschiedenen Aspekten dieser Offenbarung ein Freilaufoszillator bereitgestellt ist (dieser kann zu einer so genannten MPAFC-(Automatische Mehrpunkt-Frequenzsteuerung – ”Multi-Point Automatic Frequency Control”)-Schaltung führen), können die folgenden Signale mit kritisch abgeleiteten Frequenzen einzeln korrigiert werden:

  • – das Lokaloszillatorsignal 310 mit der Lokaloszillatorfrequenz flo311 (das direkt vom Oszillatorsignal 316 mit der Oszillatorfrequenz fxo309 unter Verwendung der HF-PLL-Schaltung 318 abgeleitet wird),
  • – das Gültig-Signal 370, das von der fraktionalen Heruntertaktungsschaltung 330 mit der Abtastrate fabtast331 bereitgestellt wird, und
  • – das vom Zeitgeber-NCO 378 bereitgestellte Signal mit der Zeitgeberfrequenz ftim.

Zur Bereitstellung der MPAFC kann die Schaltungsanordnung 300 ferner eine AFC-Schaltung 384 und die Formatwandlerschaltung 340 aufweisen. Die Formatwandlerschaltung 340 kann dafür ausgelegt sein, die Lokaloszillatorfrequenz flo311 festzulegen, so dass der Frequenzfehler der fraktional heruntergetakteten IQ-Signale 366, 367, welche das Basisbandmodem 206 empfängt, etwa null (”0”) ist. Gemäß verschiedenen Aspekten schätzt das Basisbandmodem 206, beispielsweise die AFC-Schaltung 384, den Frequenzfehler der fraktional heruntergetakteten IQ-Signale 366, 367 und erzeugt geeignete Korrekturwerte für die Formatwandlerschaltung 340, welche beispielsweise ein so erzeugtes Ziel-HF-PLL-Schaltungs-Teilungswert-Korrektursignal 392 weiterleiten kann. Das Basisbandmodem 206 kann ferner dafür ausgelegt sein, einen möglichen Phasenfehler der fraktional heruntergetakteten IQ-Signale 366, 367 zu korrigieren.

Die AFC-Schaltung 384 kann dafür ausgelegt sein, einen Frequenzfehler der fraktional heruntergetakteten IQ-Signale 366, 367 zu bestimmen, welche durch die fraktionale Heruntertaktungsschaltung 330 bereitgestellt werden (beispielsweise einen relativen Frequenzfehler der fraktional heruntergetakteten IQ-Signale 366, 367 in Bezug auf die Kanalmittenfrequenz des analogen Hochfrequenzsignals (HF ein) 306), welche das Basisbandmodem 206 empfängt, und um ein oder mehrere entsprechende Korrektursignale 386 zu erzeugen und diese der Formatwandlerschaltung 340 zuzuführen. Die Formatwandlerschaltung 340 empfängt die Korrektursignale 386 und kann dafür ausgelegt sein, Korrekturwerte, beispielsweise für den Ziel-Zeitgeber-NCO-Teilungswert Rtim_nom und/oder den HF-PLL-Schaltungs-Teilungswert Rhf_nom und/oder den Ziel-Fraktional-Heruntertaktungs-NCO-Teilungswert Rfdec_nom, weiterzuleiten.

Es sei bemerkt, dass im Fall einer SP AFC sowie im Fall einer MP AFC gemäß verschiedenen Aspekten dieser Offenbarung die AFC-Schaltung 384 dafür ausgelegt sein kann, die Verschiebungskorrektursignale 386 bereitzustellen, so dass sie ein Signal aufweisen, das einen Wert repräsentiert, der zum relativen Frequenzfehler der Kanalmittenfrequenz proportional ist. Beispielsweise würde der relative Frequenzfehler unter der Annahme, dass die Kanalmittenfrequenz des analogen Hochfrequenzsignals (HF ein) 306 fchan = 1 GHz ist und der Frequenzfehler der fraktional heruntergetakteten IQ-Signale 366, 367, welche das Basisbandmodem 206 bestimmt, ferr = 1 kHz ist, zu eps = 1 kHz1 GHz = 1 ppm führen.

Bei einer als Beispiel dienenden Implementation kann bei der MP AFC

  • – der Ziel-Zeitgeber-NCO-Teilungswert Rtim_nom durch einen Wert – eps * Rtim_nom korrigiert werden und/oder
  • – der HF-PLL-Schaltungs-Teilungswert Rhf_nom durch einen Wert – eps * Rhf_nom korrigiert werden.

Der Ziel-Fraktional-Heruntertaktungs-NCO-Teilungswert Rfdec_nom kann einer Korrektur durch die Rückkopplungssteuerschaltung unterzogen werden. Es sei bemerkt, dass der im Ziel-Fraktional-Heruntertaktungs-NCO-Teilungswert Rfdec_nom zu korrigierende Fehler erheblich kleiner ist als der vorstehend beschriebene relative Frequenzfehler. Beispielsweise kann der im Ziel-Fraktional-Heruntertaktungs-NCO-Teilungswert Rfdec_nom zu korrigierende Fehler im Bereich von etwa 1 ppb (Teile pro Milliarde) liegen.

Beispielsweise kann die Formatwandlerschaltung 340 ein Ziel-Zeitgeber-NCO-Teilungswert-Korrektursignal 388 erzeugen und dieses einer dritten Addierschaltung 390 zuführen und auf diese Weise dieses zum Ziel-Zeitgeber-NCO-Teilungswert Rtim_nom addieren. Die Formatwandlerschaltung 340 kann den sich ergebenden Wert im dritten Register speichern und/oder den sich ergebenden Wert dem Zeitgeber-NCO 378 zuführen, um die Frequenz des durch den Zeitgeber-NCO 378 bereitgestellten Signals einzustellen. Ferner kann die Formatwandlerschaltung 340 dafür ausgelegt sein, ein HF-PLL-Schaltungs-Teilungswert-Korrektursignal 392 zu erzeugen und dieses einer ersten Addierschaltung 394 zuzuführen und es zum Ziel-HF-PLL-Schaltungs-Teilungswert Rhf_nom zu addieren. Die Formatwandlerschaltung 340 kann den sich ergebenden Wert im ersten Register speichern und/oder den sich ergebenden Wert der HF-PLL-Schaltung 318 zuführen, um die Frequenz des von der HF-PLL-Schaltung 318 bereitgestellten Signals einzustellen. Die Korrektur des von der HF-PLL-Schaltung 318 bereitgestellten Signals kann dazu führen, dass die Analog-Digital-Wandler-Taktfrequenz fadc323 des Analog-Digital-Wandler-Taktsignals 322 und damit die Abtastrate fabtast331 fast ihre Nennwerte erreichen (aber nicht genau, im Gegensatz zur Zeitgeberfrequenz ftim).

Die Schaltungsanordnung 300 kann ferner die Rückkopplungssteuerschaltung 338 aufweisen, die dafür ausgelegt ist, eine Phasendifferenz zwischen einem Zeitgeber-NCO-Signal 398 (das ein Beispiel des zweiten Signals ist) und einem Fraktional-Heruntertaktungs-NCO-Signal 400 (das ein Beispiel des ersten Signals ist) auf einen vorgegebenen Wert zu regeln, beispielsweise auf einen Wert ”0” (null). Die Rückkopplungssteuerschaltung 338 kann beispielsweise als eine ”I”-Rückkopplungssteuerschaltung oder als eine ”PI”-Rückkopplungssteuerschaltung implementiert werden. Die Rückkopplungssteuerschaltung 338 kann ein Fraktional-Heruntertaktungs-Teilungswert-Korrektursignal 402 erzeugen und dieses einer zweiten Addierschaltung 404 zuführen, welche dieses zum Ziel-Fraktional-Heruntertaktungs-NCO-Teilungswert Rfdec_nom addieren kann. Die Rückkopplungssteuerschaltung 338 Rückkopplungssteuerschaltung 338 kann den sich ergebenden Wert im zweiten Register speichern und/oder den sich ergebenden Wert dem Fraktional-Heruntertaktungs-NCO 376 zuführen, um die Frequenz und/oder die Phase (gemäß verschiedenen Aspekten dieser Offenbarung hauptsächlich die Phase) des durch den Fraktional-Heruntertaktungs-NCO 376 bereitgestellten Signals einzustellen.

Es sei bemerkt, dass es gemäß verschiedenen Aspekten dieser Offenbarung ausreichen kann, nur eine Phasendifferenz oder eine Frequenzdifferenz zwischen einem Zeitgeber-NCO-Signal 398 (welches ein Beispiel des zweiten Signals ist) und einem Fraktional-Heruntertaktungs-NCO-Signal 400 (welches ein Beispiel des ersten Signals ist) zu bestimmen und nicht auch die Differenz auf einen spezifischen Wert zu regeln. In diesem Fall kann nur eine Differenzbestimmungsschaltung bereitgestellt werden (welche Teil der Rückkopplungssteuerschaltung 338 sein kann), welche dafür ausgelegt ist, die Phasendifferenz oder die Frequenzdifferenz beispielsweise zwischen dem Zeitgeber-NCO-Signal 398 (welches ein Beispiel des zweiten Signals ist) und beispielsweise dem Fraktional-Heruntertaktungs-NCO-Signal 400 (welches ein Beispiel des ersten Signals ist) zu bestimmen.

Beispielsweise kann die Rückkopplungssteuerschaltung 338 dafür ausgelegt sein, zu gewährleisten, dass das Zeitgeber-NCO-Signal 398 und das Fraktional-Heruntertaktungs-NCO-Signal 400 ”in Phase” bleiben, und demgemäß zu gewährleisten, dass, wenngleich eine Freilaufoszillatorschaltung verwendet wird, das dem Basisbandmodem 206 bereitgestellte Signal immer (für jeden Zeitpunkt) in einer korrekten Phase ist, so dass das Basisbandmodem 206 das empfangene Signal geeignet verarbeiten kann. Beispielsweise wird eine zusätzliche ”innere” Regelschleife bereitgestellt, um eine Rückkopplungssteuerung der Phase und/oder der Frequenz der Signale des Fraktional-Heruntertaktungs-NCO 376 auszuführen.

Es sei bemerkt, dass es auch möglich ist, eine Rückkopplungssteuerung der Phase und/oder der Frequenz der Signale des Zeitgeber-NCO 378 auszuführen.

Die Schaltungsanordnung 300 stellt eine MPAFC bereit, welche sich im Wesentlichen wie eine SPAFC verhält, wobei jedoch speziell darauf geachtet wird, die Verhältnisse zwischen den abgeleiteten Frequenzen (beispielsweise den drei vorstehend erwähnten Frequenzen) zu jedem Zeitpunkt genau konstant zu halten, d. h. bei einem stationären Betrieb und während einer Parameteraktualisierung. Es wurde herausgefunden, dass das Verhältnis fabtast/ftim kritisch sein kann. Weil die Frequenz fabtast bei diesem Beispiel proportional zu flo ist, kann auch das Verhältnis fabtast/ftim betrachtet werden.

Mit anderen Worten können verschiedene Aspekte dieser Offenbarung die Phase zwischen dem Zeitgebertick und dem Abtastpunkt konstant halten. Demgemäß kann das System gemäß verschiedenen Aspekte dieser Offenbarung nicht nur frequenzstarr sondern auch phasenstarr sein, wenngleich die Phasen zunächst einen beliebigen Versatz gegeneinander haben können, wobei der Versatz jedoch über eine recht lange Zeit, beispielsweise über mehrere Stunden, konstant gehalten werden sollte.

Um einen systematischen Offset zwischen der Zeitgeber- und der Abtastfrequenz zu adressieren, kann folgendermaßen eine Einstellung der folgenden Frequenzen (oder genauer der jeweiligen Signale mit den jeweiligen Frequenzen) bereitgestellt werden:

  • – flo über eine fraktionale PLL mit etwa 30 Bit Auflösung. Dies entspricht einem relativen Quantisierungsfehler von 2–30 ≅ 10–9 oder 1 Hz/1 GHz,
  • – ftim über einen NCO mit 35 Bit Auflösung, entsprechend einem relativen Quantisierungsfehler von 2–35 ≅ 3·10–11, und
  • fabtast über Rfdec: Weil flo 30 Bit genau ist, ist fabtast für den nominellen Rfdec_nom auch 30 Bit genau. Weil beispielsweise füreine Genauigkeit von 43 Bit erwünscht sein kann, kann Rfdec mit einer Genauigkeit von wenigstens 43 Bit fein abgestimmt werden.

Zur Adressierung nicht deterministischer Fehler infolge beispielsweise der AFC-Steuerung und demgemäß, um die MPAFC-Aktualisierungen gleichzeitig wirksam zu machen, können individuelle Vorlaufzeiten entsprechend den relevanten Einschwingzeiten oder Gruppenverzögerungen berücksichtigt werden. Die Bestimmung genauer Vorlaufzeiten für die fraktionale PLL-Schaltung und die fraktionale Heruntertaktungsschaltung kann eine komplexe Aufgabe sein, weil Vorlaufzeiten durch eine Vielzahl von Parameter und analogen Toleranzen beeinflusst werden. Vorlaufzeitfehler können eine Verschiebung zwischen dem Zeitgeber- und dem Abtastgitter hervorrufen, und diese Verschiebungen können sich für die AFC-Aktualisierungen akkumulieren.

Zusammenfassend sei bemerkt, dass:

  • – es eine Herausforderung ist, einen akkumulierten Fehler unterhalb von TChip/40 nach 20 Stunden zu garantieren (ε < 2–43),
  • – die Fehlersuche sehr zeitaufwendig ist,
  • – eine Implementation des fraktionalen Heruntertaktungsfaktors mit einer Auflösung von 43 Bit möglich ist,
  • – eine Fehlerakkumulation infolge von AFC-Aktualisierungen sehr riskant ist, falls überhaupt behandelbar,
  • – die erforderliche Genauigkeit nicht mit ausreichendem Vertrauen garantiert werden kann.

Um diese Probleme zu adressieren, kann gemäß verschiedenen Aspekten dieser Offenbarung beispielsweise eine automatische Abtaststeuerung über eine Rückkopplungsschleife (NCO-PLL) bereitgestellt werden. Sowohl die Zeitgeberschaltung 336 als auch die fraktionale Heruntertaktungsschaltung 330 können einen numerisch gesteuerten Oszillator (”Numerically Controlled Oscillator” – NCO) aufweisen. Die Zustandsvariable des Zeitgeber-NCO 378 kann die Zeitgeberphase repräsentieren, und die Zustandsvariable des Fraktional-Heruntertaktungs-NCO 376 kann die ausgegebene Abtastphase der fraktionalen Heruntertaktungsschaltung 330 repräsenieren.

Es sei bemerkt, dass gemäß verschiedenen Aspekten dieser Offenbarung die Rückkopplungsschleife (NCO-PLL) bereits die Phase einer Abtastzeit steuern kann und auf die Phase der Zeitgeberticks verriegeln kann. Diese Steuerung kann durch eine leichte Korrektur des Ziel-Fraktional-Heruntertaktungs-NCO-Teilungswerts Rfdec_nom implementiert werden, wodurch die Abtastfrequenz der fraktionalen Heruntertaktungsschaltung 330 leicht geändert wird, jedoch nur in dem Maße, dass die gewünschte Phase erreicht wird. Wie vorstehend erwähnt wurde, kann die Steuereinrichtung als eine ”I”-Steuereinrichtung, d. h. als eine Steuereinrichtung mit einem Integralteil, ausgelegt werden.

Es sei bemerkt, dass es auch möglich ist, die Phase (alternativ oder zusätzlich zur Frequenz) des ”untergeordneten NCO” zu steuern.

Gemäß verschiedenen Aspekten dieser Offenbarung kann die Rückkopplungssteuerschaltung 338 einen Sensor (nicht dargestellt) und ein Filter (nicht dargestellt) aufweisen. Der Sensor kann die Deltaphase messen und das Filter die Drift der Deltaphasenmessungen bestimmen lassen. Das Filter kann dann den Fraktional-Heruntertaktungs-NCO 376 abstimmen, um die Drift zu entfernen.

Diese Ansicht hoher Ebene der NCO-PLL (einschließlich des Zeitgeber-NCO 378 und des Fraktional-Heruntertaktungs-NCO 376) spiegelt sich in den 3 und 4 wider.

Wie vorstehend beschrieben wurde, kann die Zeitsteuerung im Mobilfunkempfänger, der beispielsweise Teil der HF-Sendeempfänger-Schaltungsanordnung 204 ist, mit der Basisstation 110 als übergeordnete Zeitgebungseinheit synchronisiert werden müssen. Während des Empfangs der Funksignale (beispielsweise 120a, 120b) kann die Zeitsteuerung durch Korrelationstechniken und eine Zeitverfolgungsschleife aufrechterhalten werden. Während Empfangslücken (Überwachungs-, DRX-(diskontinuierlicher Empfang – ”Discontinuous Reception”)- oder anderer (beispielsweise RRC-)Leerlaufperioden) kann die Zeitsteuerung durch einen Zeitgeber aufrechterhalten werden, von dem angenommen wird, dass er mit der Abtastung synchronisiert ist.

Hier können zwei Probleme auftreten:

  • I. Es kann einen systematischen Frequenz-Offset zwischen dem Zeitgeber und der Abtastung infolge nicht passender rationaler Teilerverhältnisse geben.
  • II. Es können nicht deterministische Fehler infolge von AFC-Aktualisierungen auftreten.

Im Allgemeinen sollte gemäß verschiedenen Aspekten dieser Offenbarung ein analoges Hochfrequenz-Funksignal (beispielsweise 120a, 120b) in einem Bereich von beispielsweise GHz zu einem digitalen Signal mit einer vordefinierten festen Abtastrate im Bereich von beispielsweise einigen MHz mit hoher Genauigkeit abwärts gewandelt werden.

Die Fehlersuche in den vorstehend erwähnten Driftproblemen kann häufig schwierig und zeitaufwendig sein. Daher ist es erwünscht, solche Drifts vollständig oder zumindest so weit wie möglich zu verhindern.

Systematischer Zeitgeber-zu-Abtastfrequenz-Offset:

Unter der Annahme, dass es einen alsfür |ε| > 0 spezifizierten systematischen relativen Fehler gibt, driftet das Zeitgebergitter gegen das Abtastgitter. Die Drift kann vom Zeitgeber abgeleitete Aktivitäten, wie RFIC-(integrierte Hochfrequenzschaltung – ”Radio Frequency Integrated Circuit”)-Steuerbefehle, beeinflussen. Eine kritische Aufgabe kann das Wiederaufnehmen des 3G-Empfangs nach einer so genannten RRC-(Funkressourcensteuerung – ”Radio Resource Control”)-komprimierter-Modus-Lücke sein. Das Einleiten des Empfangs nach der Lücke beruht gewöhnlich auf dem Zeitgeber. Folglich kann der seit dem vorhergehenden Einleiten des Empfangs akkumulierte Driftfehler verwirklicht werden. In diesem speziellen Verwendungsfall ist die Grenze für die akkumulierte Drift TChip/40. Die Langzeitstabilität kann fordern, dass das mobile Endgerät 102 (beispielsweise ein Benutzergerät UE) 20 Stunden vor der Komprimierter-Modus-Lücke kontinuierlich empfangen hat.

Dies entsprichtd.h. eine 43-Bit-Genauigkeit kann erforderlich sein, um die vorstehende Anforderung zu erfüllen.

Nicht deterministische Fehler infolge der AFC

Wenn die Abtastfrequenz und die Zeitgeberfrequenz durch die AFC aktualisiert werden, sollte dies gleichzeitig geschehen. Andernfalls driften die Abtastphase und die Zeitgeberphase leicht entsprechend dem Produkt aus der Versatzzeit und der Frequenzänderung. Diese Verschiebungen können sich akkumulieren und für die vorstehenden Grenzen (TChip/40 in 20 Stunden) kritische Werte erreichen.

Die vorstehend beschriebenen Probleme können vermieden werden, indem gewährleistet wird, dass die Frequenz ftim des den Zähler der Zeitgeberschaltung taktenden Taktsignals gleich der Frequenz fabtast des von der fraktionalen Heruntertaktungsschaltung 330 bereitgestellten Gültig-Signals 370 ist (mit anderen Worten indem gewährleistet wird, dass ftim = fabtast ist). Dies bedeutet, dass die Zeitgeberschaltung 336 und die Abtastung immer synchron sind (auch in der Phase synchron; gemäß verschiedenen Aspekten dieser Offenbarung kann dies gewährleistet werden, um die Phasendifferenz dieser beiden erwähnten Signale konstant, beispielsweise bei null ”0” zu halten).

Die Schaltungsanordnung 300, wie in 3 dargestellt ist, kann auf einen Frequenzgraphen 410 abgebildet werden, wie in 4 dargestellt ist, wenn die Signalfrequenzen berücksichtigt werden, die beispielsweise in der Schaltungsanordnung 300 aus 3 auftreten können. Die Abbildung der Frequenzbeziehungen der jeweiligen Signale und Schaltungen der Schaltungsanordnung 300 aus 3 auf den Frequenzgraphen 400 führt zur folgenden Frequenzbeziehung: wobei

  • – Rhf das Teilerverhältnis der HF-PLL-Schaltung 318 repräsentiert,
  • – Nadc das Teilerverhältnis der Analog-Digital-Wandler-Taktteilerschaltung 320 repräsentiert,
  • – Nidec das Teilerverhältnis der ganzzahligen Heruntertaktungsschaltung 328 repräsentiert,
  • – Ndig das Teilerverhältnis der digitalen Takt-PLL-Schaltung 342 repräsentiert und
  • – Rtim das Teilerverhältnis einer numerisch gesteuerten Oszillatorschaltung der Zeitgeberschaltung repräsentiert, wie nachstehend in weiteren Einzelheiten beschrieben wird.

Das Lösen der vorstehenden Gleichung (1) fürführt zu einer 40-Bit-Auflösung für Kfdec und Lfdec im Fall der SP AFC. Im Fall der MP AFC können sogar noch mehr Bits bereitgestellt werden.

Es sei bemerkt, dass, weil die Zeitgeber- und die Abtastfrequenzen durch die Referenz synchron geändert werden, wie vorstehend beschrieben wurde, Maßnahmen zum Vermeiden nicht deterministischer Fehler (beispielsweise infolge einer AFC-Aktualisierung) nicht erforderlich sein können.

5 zeigt ein Zeitablaufdiagramm 500, worin die in einer offenen Regelschleife (d. h. ohne die Rückkopplungssteuerschaltung 338 angenommen) auftretende Phasendrift des Zeitgeber-NCO-Taktsignals 398 und des Fraktional-Heruntertaktungs-NCO-Taktsignals 400 der Schaltungsanordnung 300 aus 3 dargestellt ist.

Ein erster (oberer) Abschnitt des Zeitablaufdiagramms 500 zeigt eine Phasendriftkennlinie 502 des Zeitgeber-NCO-Taktsignals 398, eine Phasendriftkennlinie 504 des Fraktional-Heruntertaktungs-NCO-Taktsignals 400 und eine Differenzkennlinie 506, welche die Phasendifferenz zwischen der Phasendriftkennlinie 502 des Zeitgeber-NCO-Taktsignals 398 und der Phasendriftkennlinie 504 des Fraktional-Heruntertaktungs-NCO-Taktsignals 400 zeigt.

Mit anderen Worten zeigt 5 die driftende Deltaphase D zwischen der Zeitgeberphase Atim und der fraktionalen Heruntertaktungsphase Afdec für den Fall der offenen Regelschleife, wenn Rfdec nicht korrigiert wird.

Ein NCO kann lediglich das eingehüllte Phasensignal erhalten, wie an einem zweiten (unteren) Abschnitt des Zeitablaufdiagramms 500 dargestellt ist. Diese Einhüllung bewirkt etwa 360-Grad-Schritte, falls die Phasenkurven dicht genug abgetastet werden.

Entsprechend werden die entsprechenden 360-Grad-Schritte in D, dem interessierenden Signal, vorgefunden. Die Schritte in D können detektiert und entfernt werden, falls D dicht genug abgetastet wird.

Weil die Drift von D sehr klein ist, ist eine Abtastung von D (und damit von Atim und Afdec) mit einer sehr niedrigen Rate ausreichend. Sobald D gemessen werden kann, ist es ein Standardproblem der Regeltheorie, die D-Messungen zu filtern und die Schleife mit dem Ziel zu schließen, D bei seinem Anfangswert konstant zu halten.

Demgemäß kann die Regelschleife gemäß verschiedenen Aspekten dieser Offenbarung sowohl einen systematischen Frequenz-Offset als auch nicht deterministische Effekte adressieren.

Es sei bemerkt, dass der Zeitgeber-NCO 378 in Software implementiert werden kann.

6 zeigt eine als Beispiel dienende Implementation 600 der Rückkopplungssteuerschaltung 338 und der NCO 376, 378 aus 3. 7 zeigt entsprechende Zeitablaufdiagramme. Beispielsweise zeigt ein erstes Zeitablaufdiagramm 700 ein Taktsignal 702, beispielsweise ein digitales Taktsignal mit einer Periode P von 15 Hardwarezyklen.

6 zeigt eine Finite-Zustandsmaschine-Modell-Schaltung der NCO 376, 378 aus 3.

Wie in 6 dargestellt ist, kann der Zeitgeber-NCO 378 als eine rückgekoppelte Zeitgeberschaltung 602 implementiert werden. Wie vorstehend beschrieben wurde, kann der Wert, der sich aus der Summe des Ziel-HF-PLL-Schaltungs-Teilungswert-Korrektursignals 392 und des Ziel-HF-PLL-Schaltungs-Teilungswerts Rhf_nom ergibt (die Summe kann als geänderter Ziel-HF-PLL-Schaltungs-Teilungswert Ltim bezeichnet werden), im ersten Register oder alternativ in einem anderen Register gespeichert werden, das als Zeitgeber-NCO-Register 604 bezeichnet werden kann. Es sei bemerkt, dass der geänderte Ziel-HF-PLL-Schaltungs-Teilungswert Itim als ein ganzzahliger Wert verstanden werden kann, der einen Inkrementwert definiert, um den der Zeitgeber-NCO-Akkumulator bei jedem Hardware-(HW)-Taktzyklus des jeweiligen Taktsignals inkrementiert wird. Ein Beispiel eines Hardware-(HW)-Taktsignals ist in einem ersten Zeitablaufdiagramm 700 in 7 dargestellt. Die rückgekoppelte Zeitgeberschaltung 602 kann ferner eine Zeitgeber-NCO-Addierschaltung 606 (wobei ein erster Eingang von ihr mit dem Zeitgeber-NCO-Register 604 gekoppelt ist), eine Modulschaltung 608, die dafür ausgelegt ist, einen Modulwert Mtim (wobei Mtim ein vordefinierter ganzzahliger Wert ist) für einen Eingangswert zu erzeugen, und eine Verzögerungsschaltung 610, die dafür ausgelegt ist, ein an ihren Eingang angelegtes Signal um genau einen Taktzyklus zu verzögern, was in 6 durch z–1 symbolisiert ist, aufweisen. Ein Ausgang der Verzögerungsschaltung 610 kann zu einem zweiten Eingang der Zeitgeber-NCO-Addierschaltung 606 rückgekoppelt werden. Demgemäß definiert das Verhältnis zwischen dem geänderten Ziel-HF-PLL-Schaltungs-Teilungswert Itim und dem vordefinierten ganzzahligen Wert Mtim zusammen mit dem Hardwaretaktsignal die Kennlinie des am Ausgang der Verzögerungsschaltung 610 bereitgestellten Signals Atim. Eine Beispielkennlinie 752 des Signals Atim (für ein als Beispiel dienendes Modul Mtim = 5 und einen als Beispiel dienenden geänderten Ziel-HF-PLL-Schaltungs-Teilungswert Itim = 1) ist in 7 in einem sechsten Zeitablaufdiagramm 750 dargestellt.

Auf 6 zurück verweisend sei bemerkt, dass der Ausgang der Zeitgeber-NCO-Addierschaltung 606 mit dem Eingang der Modulschaltung 608 sowie mit einer Umhüllungsschaltung 612 gekoppelt werden kann, die dafür ausgelegt ist, ein Ausgangssignal zu erzeugen, dessen Zustand sich bei jedem Umhüllungsereignis der rückgekoppelten Zeitgeberschaltung 602 ändert, wie beispielsweise in einem fünften Zeitablaufdiagramm 740 und einem sechsten Zeitablaufdiagramm 750 in 7 dargestellt ist. Der Ausgang der Umhüllungsschaltung 612 kann mit einem Eingang einer weiteren Verzögerungsschaltung 614 gekoppelt werden, welche dafür ausgelegt ist, ein an ihren Eingang angelegtes Signal um genau einen Taktzyklus zu verzögern. Das Ausgangssignal Wtim der weiteren Verzögerungsschaltung 614 kann mit dem Takteingang der Zählerschaltung 380 gekoppelt werden. Eine als Beispiel dienende Kennlinie 742 des Signals Wtim ist in 7 im fünften Zeitablaufdiagramm 740 dargestellt.

Wie auch in 6 dargestellt ist, kann der Fraktional-Heruntertaktungs-NCO 376, 616 auch als eine rückgekoppelte fraktionale Heruntertaktungsschaltung implementiert werden. Wie vorstehend beschrieben wurde, kann der Wert, der sich aus der Summe des Fraktional-Heruntertaktungs-Teilungswert-Korrektursignals 402 und des Ziel-Fraktional-Heruntertaktungs-NCO-Teilungswerts Rfdec_nom ergibt (die Summe kann als geänderter Ziel-Fraktional-Heruntertaktungs-NCO-Teilungswert Ifdec bezeichnet werden), im zweiten Register oder alternativ einem anderen Register gespeichert werden, das als Fraktional-Heruntertaktungs-NCO-Register 618 bezeichnet werden kann. Beispielsweise kann der geänderte Ziel-Fraktional-Heruntertaktungs-NCO-Teilungswert Ifdec als ein ganzzahliger Wert verstanden werden, der einen Inkrementwert definiert, um den der Fraktional-Heruntertaktungs-NCO-Akkumulator bei jedem Eingangssignalzyklus inkrementiert wird, so dass er mit anderen Worten datengesteuert wird, nämlich durch das Gültig-Signal 354. Die rückgekoppelte fraktionale Heruntertaktungsschaltung 616 kann ferner eine Fraktional-Heruntertaktungs-NCO-Addierschaltung 620 (bei der ein erster Eingang mit dem Fraktional-Heruntertaktungs-NCO-Register 618 gekoppelt ist), eine weitere Modulschaltung 622, die dafür ausgelegt ist, einen Modulwert Mfdec (wobei Mfdec ein vordefinierter ganzzahliger Wert ist) für einen Eingangswert zu erzeugen, und eine Fraktional-Heruntertaktungs-Verzögerungsschaltung 624, die dafür ausgelegt ist, ein an ihren Eingang angelegtes Signal um genau einen Taktzyklus zu verzögern, aufweisen. Beispielsweise wird die Fraktional-Heruntertaktungs-Verzögerungsschaltung 624, die als ein Register implementiert werden kann, nur in dem Fall aktualisiert, dass das Gültig-Signal 354 eine logische ”1” ist. Die Aktualisierung des Signals Afdec ist am Ausgang mit dem nächsten HW-Zyklus sichtbar (bei der als Beispiel dienenden Implementation beispielsweise einer synchron getakteten Flipflop-Schaltung).

Ein Ausgang der Fraktional-Heruntertaktungs-Verzögerungsschaltung 624 kann zu einem zweiten Eingang der Fraktional-Heruntertaktungs-NCO-Addierschaltung 620 rückgekoppelt werden. Demgemäß definiert das Verhältnis zwischen dem geänderten Ziel-Fraktional-Heruntertaktungs-NCO-Teilungswert Ifdec und dem vordefinierten ganzzahligen Wert Mfdec zusammen mit dem Gültig-Signal 354 die Kennlinie des Signals Afdec, das am Ausgang der Fraktional-Heruntertaktungs-Verzögerungsschaltung 624 bereitgestellt wird. Eine als Beispiel dienende Kennlinie 732 des Signals Afdec (für ein als Beispiel dienendes Modul Mfdec = 5 und einen als Beispiel dienenden geänderten Ziel-Fraktional-Heruntertaktungs-NCO-Teilungswert Ifdec) ist in 7 in einem vierten Zeitablaufdiagramm 730 dargestellt. Es sei bemerkt, dass die abgetastete Version der Kennlinie 732 des Signals Afdec in der Kennlinie 734 dargestellt ist. Wie vorstehend erwähnt wurde, ist der aktualisierte Wert des Signals Afdec beim nächsten HW-Zyklus am Ausgang sichtbar.

Wieder auf 6 zurück verweisend sei bemerkt, dass der Ausgang der Fraktional-Heruntertaktungs-NCO-Addierschaltung 620 zum Eingang der weiteren Modulschaltung 622 sowie zu einer weiteren Umhüllungsschaltung 626 gekoppelt werden kann, die dafür ausgelegt ist, ein Ausgangssignal zu erzeugen, dessen Zustand sich bei jedem Umhüllungsereignis der rückgekoppelten fraktionalen Heruntertaktungsschaltung 616 ändert, wie beispielsweise in einem dritten Zeitablaufdiagramm 720 und einem vierten Zeitablaufdiagramm 730 in 7 dargestellt ist. Der Ausgang der weiteren Umhüllungsschaltung 626 kann mit einem Eingang einer weiteren Fraktional-Heruntertaktungs-Verzögerungsschaltung 628 gekoppelt werden, die dafür ausgelegt ist, ein an ihren Eingang angelegtes Signal um genau einen Taktzyklus des Gültig-Signals 354 zu verzögern. Das Ausgangssignal Wfdec der weiteren Fraktional-Heruntertaktungs-Verzögerungsschaltung 628 kann mit dem Basisbandmodem 206 und dem Datenweg gekoppelt werden. Eine als Beispiel dienende Kennlinie 722 des Signals Wfdec ist in 7 im dritten Zeitablaufdiagramm 720 dargestellt.

Ferner zeigt 7 in einem zweiten Zeitablaufdiagramm 710 eine Kennlinie des Gültig-Signals Val 354, das durch die ganzzahlige Heruntertaktungsschaltung 328 bereitgestellt wird.

Wie auch in 6 dargestellt ist, kann die Rückkopplungssteuerschaltung 338 eine Sensorschaltung 630 und eine Filterschaltung 632, die hinter die Sensorschaltung 630 geschaltet ist, aufweisen.

Die Sensorschaltung 630 kann drei Eingänge aufweisen:

  • – einen ersten Eingang, der mit dem Ausgang der Verzögerungsschaltung 610 gekoppelt ist und dafür ausgelegt ist, das Signal Atim zu empfangen,
  • – einen zweiten Eingang, der mit dem Ausgang der Fraktional-Heruntertaktungs-Verzögerungsschaltung 624 gekoppelt ist und dafür ausgelegt ist, das Signal Afdec zu empfangen, und
  • – einen dritten Eingang, der mit dem zweiten Signalausgang 356 der ganzzahligen Heruntertaktungsschaltung 328 gekoppelt ist.

Die Sensorschaltung 630 kann ferner ein UND-Logikgatter 634, ein erstes Sensorregister 636, ein zweites Sensorregister 638 und eine Deltaphasen-Bestimmungsschaltung 640 aufweisen. Das UND-Logikgatter 634 stellt ein Abtastaktivierungssignal bereit, gemäß dem die Sensorschaltung 630 den dann aktuellen Wert Stim des Signals Atim detektiert (und ihn im ersten Sensorregister 636 speichert) und den dann aktuellen Wert Sfdec des Signals Afdec detektiert (und ihn im zweiten Sensorregister 638 speichert). Ein erster Eingang des UND-Gatters 634 ist mit dem zweiten Signalausgang 356 der ganzzahligen Heruntertaktungsschaltung 328 gekoppelt, und ein zweiter Eingang des UND-Gatters 634 empfängt ein Gattersignal 642, das beispielsweise durch die Firmware (nicht dargestellt) der Schaltungsanordnung 300 erzeugt wird. Demgemäß kann die Firmware beispielsweise die Zeitsteuerung der Abtastung der Signale Atim, Afdec planen. Wenn das UND-Gatter 634 ein logisch ”hohes” (”1”-)Signal ausgibt, werden die Signale Atim, Afdec abgetastet und werden die jeweils abgetasteten Werte Stim, Sfdec in den Sensorregistern 636, 638 gespeichert. Die Deltaphasen-Bestimmungsschaltung 640 kann dafür ausgelegt sein, die abgetasteten Werte Stim, Sfdec aus den Sensorregistern 636, 638 zu lesen und eine Phasendifferenz zwischen ihnen zu berechnen. Die bestimmten Phasendifferenzwerte können der (optionalen) Filterschaltung 632 bereitgestellt werden, die dafür ausgelegt sein kann, eine geeignete Filterfunktion auf die Zeitsequenz der bestimmten Phasendifferenzwerte anzuwenden, und das Filterergebnis als das Fraktional-Heruntertaktungs-Teilungswert-Korrektursignal 402 an die zweite Addierschaltung 404 anlegen kann.

Es sei bemerkt, dass bei dieser Implementation der Zeitgeber-NCO 378 als die übergeordnete Einheit wirkt und der Fraktional-Heruntertaktungs-NCO 376 als untergeordnete Einheit wirkt. Es ist jedoch zu verstehen, dass gemäß verschiedenen Aspekten dieser Offenbarung der Fraktional-Heruntertaktungs-NCO 376 als die übergeordnete Einheit wirken kann und der Zeitgeber-NCO 378 als die untergeordnete Einheit wirken kann. Die Rückkopplungsregelschleife würde in diesem Fall entsprechend geändert werden.

Demgemäß kann der Fraktional-Heruntertaktungs-NCO 376 beispielsweise das Signal Afdec bereitstellen, das die Phase des Eingangsabtastzeitpunkts in Bezug auf die Ausgangsabtastperiode repräsentiert. Eine Phase von null (”0”) Grad des Signals Afdec bedeutet, dass der Eingangsabtastzeitpunkt mit einem Tick auf dem Ausgangsabtastgitter übereinstimmt. Eine Phase von 180 Grad des Signals Afdec bedeutet, dass ein Eingangsabtastwert in der Mitte zwischen zwei Ticks des Ausgangsabtastgitters ankommt. Der Zeitgeber-NCO 378 kann in jedem HW-Zyklus aktualisiert werden, und er kann als übergeordnete Einheit wirken. Der Fraktional-Heruntertaktungs-NCO 376 kann in jedem Eingabe-gültig-Strobe aktualisiert werden, und er kann als untergeordnete Einheit wirken. Ferner kann eine Zeitgeber-NCO-Umhüllung (beispielsweise die Umhüllungsschaltung 612) die Zeitgeberzählerschaltung 380 erhöhen. Eine Fraktional-Heruntertaktungs-NCO-Umhüllung (beispielsweise die weitere Umhüllungsschaltung 626) kann einen neuen Fraktional-Heruntertaktungs-Ausgangsabtastwert (beispielsweise Wfdec) auslösen. Die jeweilige NCO-Frequenz kann als die durchschnittliche Anzahl von NCO-Umhüllungen definiert werden. Die jeweilige NCO-Frequenz kann wie vorstehend beschrieben durch das Modul und das Inkrement gesteuert werden. Überdies können die NCO gleiche Nennfrequenzen ftim = ffdec aufweisen. Wenn die Zustandsvariablen oder Signale Atim und Afdec für Deltaphasenmessungen abgetastet werden sollen, kann dies durch den Gültig-Strobe Val (beispielsweise das Gültig-Signal 354) ausgelöst werden, um eine definierte Beziehung zwischen dem Zeitgeber-NCO 378 und dem Fraktional-Heruntertaktungs-NCO 376 zu gewährleisten. Die Abtastung kann über das an das UND-Gatter 634 angelegte Gattersignal 642 durch die Firmware (nicht dargestellt) der Schaltungsanordnung 300 zeitlich festgelegt werden. Die Firmware (nicht dargestellt) der Schaltungsanordnung 300 kann ferner dafür ausgelegt sein, die abgetasteten Zustandsvariablen oder abgetasteten Werte Stim, Sfdec aus den Sensorregistern 636, 638 abzurufen (mit anderen Worten zu lesen), um eine Korrektur des Nenn-Fraktional-Heruntertaktungs-Inkrementwerts zu berechnen und den im Fraktional-Heruntertaktungs-NCO-Register 618 gespeicherten Wert entsprechend zu aktualisieren.

Nachfolgend werden die Zeitablaufdiagramme aus 7 in weiteren Einzelheiten erklärt. Bei dieser Erklärung wird angenommen, dass die NCO-PLL im Modus einer offenen Regelschleife ist, d. h. keine Korrektur auf den Fraktional-Heruntertaktungs-NCO 376 angewendet wird. Ferner wird angenommen, dass der Zeitgeber-NCO 378 in jedem HW-Zyklus aktualisiert wird. Eine Sfdec-Kennlinie 734 über die Zeit ist im vierten Zeitablaufdiagramm 730 dargestellt. Eine Stim-Kennlinie 754 über die Zeit ist im sechsten Zeitablaufdiagramm 750 dargestellt. Bei diesem Beispiel wird ferner angenommen, dass das Gattersignal 642 des UND-Gatters 634 permanent aktiv ist, d. h. die abgetasteten Werte Stim und Sfdec beispielsweise in jedem Val-Strobe aktualisiert werden, d. h. mit anderen Worten bei jeder ansteigenden Flanke des Gültig-Signals 354. Ferner wird angenommen, dass sich die NCO-Zustände periodisch alle PHW-Zyklen wiederholen (wobei P beispielsweise ein vordefinierter ganzzahliger Wert ist). Beide NCO 376, 378 können drei Mal pro P umhüllen, so dass ftim = ffdec gilt. Die Werte der Signale Atim und Afdec können als Abtastwerte von einer ersten Einhüllendenkennlinie 756 (siehe sechstes Zeitablaufdiagramm 750 in 7) bzw. einer zweiten Einhüllendenkennlinie 736 (siehe viertes Zeitablaufdiagramm 730 in 7) verstanden werden. Wie aus 7 ersichtlich ist, driftet die Deltaphase D = Sfdec – Stim in diesem Beispiel nicht, sondern kippt lediglich infolge der Umhüllung zwischen zwei Werten. Im Fall einer Korrektur der Umhüllung würde D konstant bleiben. Dies liegt daran, dass ftim = ffdec gilt.

Nachfolgend werden verschiedene Aspekte dieser Offenbarung erläutert:

Beispiel 1 ist eine Schaltungsanordnung. Die Schaltungsanordnung kann einen Analog-Digital-Wandler (ADC), der dafür ausgelegt ist, ein analoges Signal in ein digitalisiertes Signal mit einer ADC-Frequenz umzuwandeln, und eine Heruntertaktungsschaltung, die dafür ausgelegt ist, ein erstes Signal mit einer Abtastfrequenz auf der Grundlage des digitalisierten Funksignals mit der ADC-Frequenz bereitzustellen, aufweisen. Die Abtastfrequenz ist kleiner als die ADC-Frequenz. Die Schaltungsanordnung kann ferner eine Zeitgeberschaltung, die ein zweites Signal mit einer Zeitgeberfrequenz und ein Zeitsteuersignal zum Steuern der Zeitgebung der Heruntertaktungsschaltung bereitstellt, und eine Differenzbestimmungsschaltung, die dafür ausgelegt ist, eine Phasendifferenz zwischen dem zweiten Signal und dem ersten Signal zu bestimmen, aufweisen.

In Beispiel 2 kann der Gegenstand von Beispiel 1 optional einschließen, dass die Schaltungsanordnung ferner eine Rückkopplungssteuerschaltung aufweist, die dafür ausgelegt ist, die Phasendifferenz zwischen dem zweiten Signal und dem ersten Signal auf einen vordefinierten Wert einzustellen.

In Beispiel 3 kann der Gegenstand von Beispiel 2 optional einschließen, dass die Rückkopplungssteuerschaltung dafür ausgelegt ist, wenigstens eine von der Zeitgeberschaltung oder der Heruntertaktungsschaltung einzustellen, um die Phasendifferenz des zweiten Signals und des ersten Signals mit dem vordefinierten Wert bereitzustellen.

In Beispiel 4 kann der Gegenstand eines der Beispiele 2 oder 3 optional einschließen, dass der vordefinierte Wert null ist.

In Beispiel 5 kann der Gegenstand eines der Beispiele 1 bis 4 optional einschließen, dass die Zeitgeberschaltung einen numerisch gesteuerten Zeitgeber-Oszillator aufweist, der das zweite Signal mit der Zeitgeberfrequenz bereitstellt.

In Beispiel 6 kann der Gegenstand von Beispiel 5 optional einschließen, dass die Zeitgeberschaltung ferner einen Zähler aufweist, der mit dem numerisch gesteuerten Zeitgeber-Oszillator gekoppelt ist. Die Zeitgeberschaltung kann ferner einen Vergleicher aufweisen, der mit dem Zähler gekoppelt ist. Das zweite Signal kann das Taktsignal des Zählers sein. Der Vergleicher kann dafür ausgelegt sein, das Zeitsteuersignal auf der Grundlage eines vom Zähler bereitgestellten Signals zu erzeugen.

In Beispiel 7 kann der Gegenstand eines der Beispiele 5 oder 6 optional einschließen, dass der numerisch gesteuerte Zeitgeber-Oszillator in Software implementiert ist.

In Beispiel 8 kann der Gegenstand eines der Beispiele 1 bis 7 optional einschließen, dass die Heruntertaktungsschaltung einen numerisch gesteuerten Heruntertaktungsoszillator einschließt, der das erste Signal mit der Abtastfrequenz bereitstellt.

In Beispiel 9 kann der Gegenstand eines der Beispiele 1 bis 8 optional einschließen, dass die Heruntertaktungsschaltung eine fraktionale Heruntertaktungsschaltung einschließt, die dafür ausgelegt ist, das erste Signal mit der Abtastfrequenz bereitzustellen.

In Beispiel 10 kann der Gegenstand von Beispiel 9 optional einschließen, dass die Heruntertaktungsschaltung ferner eine ganzzahlige Heruntertaktungsschaltung einschließt. Die ganzzahlige Heruntertaktungsschaltung ist dafür ausgelegt, das digitalisierte Funksignal zu empfangen und der fraktionalen Heruntertaktungsschaltung ein Zwischensignal bereitzustellen.

In Beispiel 11 kann der Gegenstand eines der Beispiele 2 bis 10 optional einschließen, dass die Rückkopplungssteuerschaltung einen Sensor aufweist, der dafür ausgelegt ist, eine aktuelle Phasendifferenz zwischen dem zweiten Signal und dem ersten Signal zu messen.

In Beispiel 12 kann der Gegenstand von Beispiel 11 optional einschließen, dass die Rückkopplungssteuerschaltung ferner ein Filter aufweist, das hinter den Sensor geschaltet ist und dafür ausgelegt ist, wenigstens ein Phasenregelsignal zum Regeln wenigstens einer von der Phase des ersten Signals oder der Phase des zweiten Signals zu bestimmen.

In Beispiel 13 kann der Gegenstand eines der Beispiele 1 bis 12 optional einschließen, dass die Schaltungsanordnung ferner eine Basisbandschaltung aufweist, die dafür ausgelegt ist, das von der Heruntertaktungsschaltung bereitgestellte erste Signal zu demodulieren.

In Beispiel 14 kann der Gegenstand von Beispiel 13 optional einschließen, dass die Basisbandschaltung dafür ausgelegt ist, ein Signal mit einer festen vordefinierten Frequenz zu empfangen.

In Beispiel 15 kann der Gegenstand eines der Beispiele 1 bis 14 optional einschließen, dass die Schaltungsanordnung ferner eine Oszillatorschaltung, die dafür ausgelegt ist, ein Lokaloszillatorsignal mit einer Lokaloszillatorfrequenz bereitzustellen, und einen Mischer, der dafür ausgelegt ist, ein Hochfrequenzsignal mit dem Lokaloszillatorsignal zu mischen, um das analoge Signal bereitzustellen, aufweisen.

In Beispiel 16 kann der Gegenstand von Beispiel 15 optional einschließen, dass die Oszillatorschaltung ferner eine fraktionale Phasenregelschleifenschaltung aufweist, die dafür ausgelegt ist, ein ADC-Taktsignal unter Verwendung des Lokaloszillatorsignals mit der Lokaloszillatorfrequenz zu erzeugen, um den Analog-Digital-Wandler zu takten, wobei das ADC-Taktsignal die ADC-Frequenz aufweist.

In Beispiel 17 kann der Gegenstand eines der Beispiele 1 bis 16 optional einschließen, dass die Oszillatorschaltung einen Quarzoszillatorkristall aufweist.

In Beispiel 18 kann der Gegenstand von Beispiel 17 optional einschließen, dass die Oszillatorschaltung ferner eine Multiplizierschaltung aufweist, die dafür ausgelegt ist, das Lokaloszillatorsignal auf der Grundlage eines vom Quarzoszillatorkristall bereitgestellten Oszillatorsignals zu erzeugen.

In Beispiel 19 kann der Gegenstand eines der Beispiele 17 oder 18 optional einschließen, dass die Oszillatorschaltung ferner eine ganzzahlige Phasenregelschleifenschaltung aufweist, die dafür ausgelegt ist, ein ADC-Taktsignal zum Takten des Analog-Digital-Wandlers zu erzeugen, wobei das ADC-Taktsignal die ADC-Frequenz aufweist.

In Beispiel 20 kann der Gegenstand eines der Beispiele 17 oder 18 optional einschließen, dass die Oszillatorschaltung ferner eine fraktionale Phasenregelschleifenschaltung aufweist, die dafür ausgelegt ist, ein ADC-Taktsignal zum Takten des Analog-Digital-Wandlers zu erzeugen, wobei das ADC-Taktsignal die ADC-Frequenz aufweist.

Beispiel 21 ist eine Schaltungsanordnung, die für eine Taktsynchronisation und Signalumwandlung eingerichtet ist, die in einer Mobilfunkkommunikationsvorrichtung verwendet wird. Die Schaltungsanordnung kann einen Analog-Digital-Wandler (ADC), der dafür ausgelegt ist, ein analoges Signal in ein digitalisiertes Signal mit einer ADC-Frequenz umzuwandeln, und eine Heruntertaktungsschaltung, die dafür ausgelegt ist, ein erstes Signal mit einer Abtastfrequenz auf der Grundlage des digitalisierten Funksignals mit der ADC-Frequenz bereitzustellen, aufweisen. Die Abtastfrequenz ist kleiner als die ADC-Frequenz. Die Schaltungsanordnung kann ferner eine Zeitgeberschaltung, die ein zweites Signal mit einer Zeitgeberfrequenz und ein Zeitsteuersignal zum Steuern der Zeitgebung der Heruntertaktungsschaltung bereitstellt, und eine Differenzbestimmungsschaltung, die dafür ausgelegt ist, eine Frequenzdifferenz zwischen der Zeitgeberfrequenz und der Abtastfrequenz zu bestimmen, aufweisen.

In Beispiel 22 kann der Gegenstand von Beispiel 21 optional einschließen, dass die Schaltungsanordnung ferner eine Rückkopplungssteuerschaltung aufweist, die dafür ausgelegt ist, wenigstens eine von der Zeitgeberfrequenz oder der Abtastfrequenz einzustellen, so dass die Zeitgeberfrequenz und die Abtastfrequenz ausgerichtet sind.

In Beispiel 23 kann der Gegenstand von Beispiel 22 optional einschließen, dass die Rückkopplungssteuerschaltung dafür ausgelegt ist, wenigstens eine von der Zeitgeberschaltung oder der Heruntertaktungsschaltung einzustellen, um die Frequenzdifferenz des zweiten Signals und des ersten Signals mit dem vordefinierten Wert bereitzustellen.

In Beispiel 24 kann der Gegenstand von Beispiel 23 optional einschließen, dass der vordefinierte Wert null ist.

In Beispiel 25 kann der Gegenstand eines der Beispiele 21 bis 24 optional einschließen, dass die Zeitgeberschaltung einen numerisch gesteuerten Zeitgeber-Oszillator aufweist, der das zweite Signal mit der Zeitgeberfrequenz bereitstellt.

In Beispiel 26 kann der Gegenstand von Beispiel 25 optional einschließen, dass die Zeitgeberschaltung ferner einen Zähler aufweist, der mit dem numerisch gesteuerten Zeitgeber-Oszillator gekoppelt ist. Die Zeitgeberschaltung kann ferner einen Vergleicher aufweisen, der mit dem Zähler gekoppelt ist. Das zweite Signal kann das Taktsignal des Zählers sein. Der Vergleicher kann dafür ausgelegt sein, das Zeitsteuersignal auf der Grundlage eines vom Zähler bereitgestellten Signals zu erzeugen.

In Beispiel 27 kann der Gegenstand eines der Beispiele 25 oder 26 optional einschließen, dass der numerisch gesteuerte Zeitgeber-Oszillator in Software implementiert ist.

In Beispiel 28 kann der Gegenstand eines der Beispiele 21 bis 27 optional einschließen, dass die Heruntertaktungsschaltung einen numerisch gesteuerten Heruntertaktungsoszillator einschließt, der das erste Signal mit der Abtastfrequenz bereitstellt.

In Beispiel 29 kann der Gegenstand eines der Beispiele 21 bis 28 optional einschließen, dass die Heruntertaktungsschaltung eine fraktionale Heruntertaktungsschaltung einschließt, die dafür ausgelegt ist, das erste Signal mit der Abtastfrequenz bereitzustellen.

In Beispiel 30 kann der Gegenstand von Beispiel 29 optional einschließen, dass die Heruntertaktungsschaltung ferner eine ganzzahlige Heruntertaktungsschaltung einschließt. Die ganzzahlige Heruntertaktungsschaltung kann dafür ausgelegt sein, das digitalisierte Funksignal zu empfangen und der fraktionalen Heruntertaktungsschaltung ein Zwischensignal bereitzustellen.

In Beispiel 31 kann der Gegenstand eines der Beispiele 22 bis 30 optional einschließen, dass die Rückkopplungssteuerschaltung einen Sensor aufweist, der dafür ausgelegt ist, eine aktuelle Phasendifferenz zwischen dem zweiten Signal und dem ersten Signal zu messen.

In Beispiel 32 kann der Gegenstand von Beispiel 31 optional einschließen, dass die Rückkopplungssteuerschaltung ferner ein Filter aufweist, das hinter den Sensor geschaltet ist und dafür ausgelegt ist, wenigstens ein Phasenregelsignal zum Regeln wenigstens einer von der Phase des ersten Signals oder der Phase des zweiten Signals zu bestimmen.

In Beispiel 33 kann der Gegenstand eines der Beispiele 21 bis 32 optional einschließen, dass die Schaltungsanordnung ferner eine Basisbandschaltung aufweist, die dafür ausgelegt ist, das von der Heruntertaktungsschaltung bereitgestellte erste Signal zu demodulieren.

In Beispiel 34 kann der Gegenstand von Beispiel 33 optional einschließen, dass die Basisbandschaltung dafür ausgelegt ist, ein Signal mit einer festen vordefinierten Frequenz zu empfangen.

In Beispiel 35 kann der Gegenstand eines der Beispiele 21 bis 34 optional einschließen, dass die Schaltungsanordnung ferner eine Oszillatorschaltung, die dafür ausgelegt ist, ein Lokaloszillatorsignal mit einer Lokaloszillatorfrequenz bereitzustellen, und einen Mischer, der dafür ausgelegt ist, ein Hochfrequenzsignal mit dem Lokaloszillatorsignal zu mischen, um das analoge Signal bereitzustellen, aufweisen.

In Beispiel 36 kann der Gegenstand von Beispiel 35 optional einschließen, dass die Oszillatorschaltung ferner eine fraktionale Phasenregelschleifenschaltung aufweist, die dafür ausgelegt ist, ein Analog-Digital-Wandler-Taktsignal unter Verwendung des Lokaloszillatorsignals mit der Lokaloszillatorfrequenz zu erzeugen, um den Analog-Digital-Wandler zu takten, wobei das Analog-Digital-Wandler-Taktsignal die Analog-Digital-Wandler-Frequenz aufweist.

In Beispiel 37 kann der Gegenstand eines der Beispiele 21 bis 36 optional einschließen, dass die Oszillatorschaltung einen Quarzoszillatorkristall aufweist.

In Beispiel 38 kann der Gegenstand von Beispiel 37 optional einschließen, dass die Oszillatorschaltung ferner eine Multiplizierschaltung aufweist, die dafür ausgelegt ist, das Lokaloszillatorsignal auf der Grundlage eines vom Quarzoszillatorkristall bereitgestellten Oszillatorsignals zu erzeugen.

In Beispiel 39 kann der Gegenstand eines der Beispiele 37 oder 38 optional einschließen, dass die Oszillatorschaltung ferner eine ganzzahlige Phasenregelschleifenschaltung aufweist, die dafür ausgelegt ist, ein Analog-Digital-Wandler-Taktsignal zum Takten des Analog-Digital-Wandlers zu erzeugen, wobei das Analog-Digital-Wandler-Taktsignal die Analog-Digital-Wandler-Frequenz aufweist.

In Beispiel 40 kann der Gegenstand eines der Beispiele 37 oder 38 optional einschließen, dass die Oszillatorschaltung ferner eine fraktionale Phasenregelschleifenschaltung aufweist, die dafür ausgelegt ist, ein Analog-Digital-Wandler-Taktsignal zum Takten des Analog-Digital-Wandlers zu erzeugen, wobei das Analog-Digital-Wandler-Taktsignal die Analog-Digital-Wandler-Frequenz aufweist.

Beispiel 41 ist eine Mobilfunkkommunikationsvorrichtung. Die Mobilfunkkommunikationsvorrichtung kann eine Hochfrequenzschaltung und eine Schaltungsanordnung nach einem der Beispiele 1 bis 40 aufweisen.

In Beispiel 42 kann der Gegenstand von Beispiel 41 optional einschließen, dass die Mobilfunkkommunikationsvorrichtung als eine Mobilfunkkommunikations-Endgerätevorrichtung ausgelegt ist.

Beispiel 43 ist ein Verfahren zum Verarbeiten eines analogen Signals. Das Verfahren kann Folgendes aufweisen: Analog-Digital-Wandeln eines analogen Signals in ein digitalisiertes Signal mit einer Analog-Digital-Wandler-(ADC)-Frequenz, Bereitstellen eines ersten Signals mit einer Abtastfrequenz auf der Grundlage des digitalisierten Funksignals mit der ADC-Frequenz durch eine Heruntertaktungsschaltung, wobei die Abtastfrequenz kleiner als die ADC-Frequenz ist, Bereitstellen eines zweiten Signals mit einer Zeitgeberfrequenz und eines Zeitsteuersignals zum Steuern der Zeitgebung der Heruntertaktungsschaltung durch eine Zeitgeberschaltung und Bestimmen einer Phasendifferenz zwischen dem zweiten Signal und dem ersten Signal.

In Beispiel 44 kann der Gegenstand von Beispiel 43 optional einschließen, dass das Verfahren ferner die Rückkopplungssteuerung der Phasendifferenz zwischen dem zweiten Signal und dem ersten Signal auf einen vordefinierten Wert aufweist.

In Beispiel 45 kann der Gegenstand von Beispiel 44 optional einschließen, dass die Rückkopplungssteuerung die Steuerung wenigstens einer von der Zeitgeberschaltung oder der Heruntertaktungsschaltung einschließt, um die Phasendifferenz des zweiten Signals und des ersten Signals mit dem vordefinierten Wert bereitzustellen.

In Beispiel 45 kann der Gegenstand von Beispiel 45 optional einschließen, dass der vordefinierte Wert null ist.

In Beispiel 47 kann der Gegenstand eines der Beispiele 43 bis 46 optional einschließen, dass die Zeitgeberschaltung einen numerisch gesteuerten Zeitgeber-Oszillator aufweist, der das zweite Signal mit der Zeitgeberfrequenz bereitstellt.

In Beispiel 48 kann der Gegenstand von Beispiel 47 optional einschließen, dass die Zeitgeberschaltung ferner einen Zähler aufweist, der mit dem numerisch gesteuerten Zeitgeber-Oszillator gekoppelt ist. Die Zeitgeberschaltung kann ferner einen mit dem Zähler gekoppelten Vergleicher aufweisen. Das zweite Signal kann das Taktsignal des Zählers sein. Der Vergleicher kann das Zeitsteuersignal auf der Grundlage eines vom Zähler bereitgestellten Signals erzeugen.

In Beispiel 49 kann der Gegenstand eines der Beispiele 47 oder 48 optional einschließen, dass der numerisch gesteuerte Zeitgeber-Oszillator in Software implementiert ist.

In Beispiel 50 kann der Gegenstand eines der Beispiele 43 bis 49 optional einschließen, dass die Heruntertaktungsschaltung einen numerisch gesteuerten Heruntertaktungsoszillator aufweist, der das erste Signal mit der Abtastfrequenz bereitstellt.

In Beispiel 51 kann der Gegenstand eines der Beispiele 43 bis 50 optional einschließen, dass die Heruntertaktungsschaltung eine fraktionale Heruntertaktungsschaltung einschließt, die das erste Signal mit der Abtastfrequenz bereitstellt.

In Beispiel 52 kann der Gegenstand von Beispiel 51 optional einschließen, dass die Heruntertaktungsschaltung ferner eine ganzzahlige Heruntertaktungsschaltung einschließt. Die ganzzahlige Heruntertaktungsschaltung empfängt das digitalisierte Funksignal und stellt der fraktionalen Heruntertaktungsschaltung ein Zwischensignal bereit.

In Beispiel 53 kann der Gegenstand eines der Beispiele 44 bis 52 optional einschließen, dass die Rückkopplungssteuerung das Messen einer aktuellen Phasendifferenz zwischen dem zweiten Signal und dem ersten Signal aufweist.

In Beispiel 54 kann der Gegenstand von Beispiel 53 optional einschließen, dass die Rückkopplungssteuerung ferner das Bereitstellen eines hinter den Sensor geschalteten Filters aufweist, wobei das Filter wenigstens ein Phasenregelsignal bestimmt, um wenigstens eine von der Phase des ersten Signals oder der Phase des zweiten Signals zu regeln.

In Beispiel 55 kann der Gegenstand eines der Beispiele 43 bis 54 optional einschließen, dass das Verfahren ferner das Demodulieren des von der Heruntertaktungsschaltung bereitgestellten ersten Signals durch eine Basisbandschaltung aufweist.

In Beispiel 56 kann der Gegenstand von Beispiel 55 optional einschließen, dass die Basisbandschaltung ein Signal mit einer festen vordefinierten Frequenz empfängt.

In Beispiel 57 kann der Gegenstand eines der Beispiele 43 bis 56 optional einschließen, dass das Verfahren ferner das Bereitstellen eines Lokaloszillatorsignals mit einer Lokaloszillatorfrequenz durch eine Oszillatorschaltung und das Mischen eines Hochfrequenzsignals mit dem Lokaloszillatorsignal, um das analoge Signal bereitzustellen, aufweist.

In Beispiel 58 kann der Gegenstand von Beispiel 57 optional einschließen, dass die Oszillatorschaltung ferner eine fraktionale Phasenregelschleifenschaltung aufweist, die ein Analog-Digital-Wandler-(ADC)-Taktsignal unter Verwendung des Lokaloszillatorsignals mit der Lokaloszillatorfrequenz erzeugt, um den Analog-Digital-Wandler zu takten, wobei das ADC-Taktsignal die ADC-Frequenz aufweist.

In Beispiel 59 kann der Gegenstand eines der Beispiele 43 bis 58 optional einschließen, dass die Oszillatorschaltung einen Quarzoszillatorkristall aufweist.

In Beispiel 60 kann der Gegenstand von Beispiel 59 optional einschließen, dass die Oszillatorschaltung ferner eine Multiplizierschaltung aufweist, die das Lokaloszillatorsignal auf der Grundlage eines vom Quarzoszillatorkristall bereitgestellten Oszillatorsignals erzeugt.

In Beispiel 61 kann der Gegenstand eines der Beispiele 59 oder 60 optional einschließen, dass die Oszillatorschaltung ferner eine ganzzahlige Phasenregelschleifenschaltung aufweist, die ein ADC-Taktsignal für das Takten des Analog-Digital-Wandlers erzeugt, wobei das ADC-Taktsignal die ADC-Frequenz aufweist.

In Beispiel 62 kann der Gegenstand eines der Beispiele 59 oder 60 optional einschließen, dass die Oszillatorschaltung ferner eine fraktionale Phasenregelschleifenschaltung aufweist, die ein ADC-Taktsignal für das Takten des Analog-Digital-Wandlers erzeugt, wobei das ADC-Taktsignal die ADC-Frequenz aufweist.

Beispiel 63 ist ein Verfahren zum Verarbeiten eines analogen Signals. Das Verfahren kann Folgendes aufweisen: Analog-Digital-Wandeln eines analogen Signals in ein digitalisiertes Signal mit einer Analog-Digital-Wandler-(ADC)-Frequenz, Bereitstellen eines ersten Signals mit einer Abtastfrequenz auf der Grundlage des digitalisierten Funksignals mit der ADC-Frequenz durch eine Heruntertaktungsschaltung, wobei die Abtastfrequenz kleiner als die ADC-Frequenz ist, Bereitstellen eines zweiten Signals mit einer Zeitgeberfrequenz und eines Zeitsteuersignals zum Steuern der Zeitgebung der Heruntertaktungsschaltung durch eine Zeitgeberschaltung und Bestimmen einer Frequenzdifferenz zwischen der Zeitgeberfrequenz und der Abtastfrequenz.

In Beispiel 64 kann der Gegenstand von Beispiel 63 optional einschließen, dass das Verfahren ferner die Rückkopplungssteuerung wenigstens einer von der Zeitgeberfrequenz oder der Abtastfrequenz aufweist, so dass die Zeitgeberfrequenz und die Abtastfrequenz ausgerichtet werden.

In Beispiel 65 kann der Gegenstand von Beispiel 64 optional einschließen, dass die Rückkopplungssteuerung die Steuerung wenigstens einer von der Zeitgeberschaltung oder der Heruntertaktungsschaltung aufweist, um die Frequenzdifferenz des zweiten Signals und des ersten Signals mit dem vordefinierten Wert bereitzustellen.

In Beispiel 66 kann der Gegenstand von Beispiel 65 optional einschließen, dass der vordefinierte Wert null ist.

In Beispiel 67 kann der Gegenstand eines der Beispiele 63 bis 66 optional einschließen, dass die Zeitgeberschaltung einen numerisch gesteuerten Zeitgeber-Oszillator aufweist, der das zweite Signal mit der Zeitgeberfrequenz bereitstellt.

In Beispiel 68 kann der Gegenstand von Beispiel 67 optional einschließen, dass die Zeitgeberschaltung ferner einen Zähler aufweist, der mit dem numerisch gesteuerten Zeitgeber-Oszillator gekoppelt ist. Die Zeitgeberschaltung kann ferner einen mit dem Zähler gekoppelten Vergleicher aufweisen. Das zweite Signal kann das Taktsignal des Zählers sein. Der Vergleicher kann das Zeitsteuersignal auf der Grundlage eines vom Zähler bereitgestellten Signals erzeugen.

In Beispiel 69 kann der Gegenstand eines der Beispiele 67 oder 68 optional einschließen, dass der numerisch gesteuerte Zeitgeber-Oszillator in Software implementiert ist.

In Beispiel 70 kann der Gegenstand eines der Beispiele 63 bis 69 optional einschließen, dass die Heruntertaktungsschaltung einen numerisch gesteuerten Heruntertaktungsoszillator aufweist, der das erste Signal mit der Abtastfrequenz bereitstellt.

In Beispiel 71 kann der Gegenstand eines der Beispiele 63 bis 70 optional einschließen, dass die Heruntertaktungsschaltung eine fraktionale Heruntertaktungsschaltung aufweist, die das erste Signal mit der Abtastfrequenz bereitstellt.

In Beispiel 72 kann der Gegenstand von Beispiel 71 optional einschließen, dass die Heruntertaktungsschaltung ferner eine ganzzahlige Heruntertaktungsschaltung einschließt. Die ganzzahlige Heruntertaktungsschaltung empfängt das digitalisierte Funksignal und stellt der fraktionalen Heruntertaktungsschaltung ein Zwischensignal bereit.

In Beispiel 73 kann der Gegenstand eines der Beispiele 64 bis 72 optional einschließen, dass die Rückkopplungssteuerung das Messen einer aktuellen Phasendifferenz zwischen dem zweiten Signal und dem ersten Signal aufweist.

In Beispiel 74 kann der Gegenstand von Beispiel 73 optional einschließen, dass die Rückkopplungssteuerung ferner das Bereitstellen eines hinter den Sensor geschalteten Filters und das Bestimmen wenigstens eines Phasenregelsignals zum Regeln wenigstens einer von der Phase des ersten Signals oder der Phase des zweiten Signals aufweist.

In Beispiel 75 kann der Gegenstand eines der Beispiele 63 bis 74 optional einschließen, dass das Verfahren ferner das Demodulieren des von der Heruntertaktungsschaltung bereitgestellten ersten Signals durch eine Basisbandschaltung aufweist.

In Beispiel 76 kann der Gegenstand von Beispiel 75 optional einschließen, dass die Basisbandschaltung ein Signal mit einer festen vordefinierten Frequenz empfängt.

In Beispiel 77 kann der Gegenstand eines der Beispiele 63 bis 76 optional einschließen, dass das Verfahren ferner das Bereitstellen eines Lokaloszillatorsignals mit einer Lokaloszillatorfrequenz durch eine Oszillatorschaltung und das Mischen eines Hochfrequenzsignals mit dem Lokaloszillatorsignal, um das analoge Signal bereitzustellen, aufweist.

In Beispiel 78 kann der Gegenstand von Beispiel 77 optional einschließen, dass die Oszillatorschaltung ferner eine fraktionale Phasenregelschleifenschaltung aufweist, die ein ADC-Taktsignal unter Verwendung des Lokaloszillatorsignals mit der Lokaloszillatorfrequenz erzeugt, um den Analog-Digital-Wandler zu takten, wobei das ADC-Taktsignal die ADC-Frequenz aufweist.

In Beispiel 79 kann der Gegenstand eines der Beispiele 63 bis 78 optional einschließen, dass die Oszillatorschaltung einen Quarzoszillatorkristall aufweist.

In Beispiel 80 kann der Gegenstand von Beispiel 79 optional einschließen, dass die Oszillatorschaltung ferner eine Multiplizierschaltung aufweist, die das Lokaloszillatorsignal auf der Grundlage eines vom Quarzoszillatorkristall bereitgestellten Oszillatorsignals erzeugt.

In Beispiel 81 kann der Gegenstand eines der Beispiele 79 oder 80 optional einschließen, dass die Oszillatorschaltung ferner eine ganzzahlige Phasenregelschleifenschaltung aufweist, die ein ADC-Taktsignal für das Takten des Analog-Digital-Wandlers erzeugt, wobei das ADC-Taktsignal die ADC-Frequenz aufweist.

In Beispiel 82 kann der Gegenstand eines der Beispiele 79 oder 80 optional einschließen, dass die Oszillatorschaltung ferner eine fraktionale Phasenregelschleifenschaltung aufweist, die ein ADC-Taktsignal für das Takten des Analog-Digital-Wandlers erzeugt, wobei das ADC-Taktsignal die ADC-Frequenz aufweist.

In Beispiel 83 kann der Gegenstand eines der Beispiele 63 bis 82 optional einschließen, dass das Verfahren von einer Mobilfunkkommunikationsvorrichtung ausgeführt wird.

In Beispiel 84 kann der Gegenstand von Beispiel 83 optional einschließen, dass das Verfahren von einer Mobilfunkkommunikations-Endgerätevorrichtung ausgeführt wird.

Wenngleich die Erfindung mit Bezug auf spezifische Ausführungsformen eingehend dargestellt und beschrieben wurde, sollten Fachleute verstehen, dass verschiedene Änderungen an der Form und den Einzelheiten davon vorgenommen werden können, ohne vom Gedanken und dem durch die anliegenden Ansprüche definierten Schutzumfang der Erfindung abzuweichen. Der Schutzumfang der Erfindung wird demgemäß durch die anliegenden Ansprüche angegeben, und alle Änderungen, die innerhalb der Bedeutung und des Äquivalenzbereichs der Ansprüche liegen, sollen daher dadurch eingeschlossen werden.